本題要完成的是一組簡單C表達的運算。所有表達式存放在文件 CExpression.txt 中,每個表達式一行。每行的長度不會超過80個字符。文件最后有一個空行表示結束。
每個表達式,只包含簡單的整數變量和限定的一些操作符,表達式中沒有常量。總共有26個可能出現在表達式中的變量,分別命名為 a,b,...,z。每個變量最多出現一次。26個變量的初值分別為1,2,...,26。
表達式中的操作符,包括:兩個二元操作符 +, -,表示加,減運算。例如,表達式a+c-d+b(即1+3-4+2)的結果為2。 單獨一個-號不能放在變量前面,表示負數。
表達式中還包含兩個一元運算符:++,--,表示加一和減一運算。它們既可以出現在一個變量的前面、也可以出現在后面。如果出現在變量前面,則表示先對變量進行加一/減一運算,然后變量值參與表達式計算。如果出現在變量后面,則表示變量的原值參與表達式計算,表達式計算完之后,變量值加一/減一。
例如,表達式 -- c + b-- 的結果為 4, 表達式計算完之后, b,c的值分別為1,2
輸出格式要求:輸出直接顯示在屏幕上。對于每個表達式,第一行輸出表達式的內容。第二行輸出表達式的值,后面幾行輸出參與運算的各個變量的結果值。
標簽:
CExpression
txt
運算
表達式
上傳時間:
2017-01-17
上傳用戶:cjf0304
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
標簽:
FPGA
可重構
通訊
糾錯
上傳時間:
2013-07-01
上傳用戶:myworkpost