能根據輸入的信息自動生成IAM消息，用于測試七號信令
上傳時間： 2016-01-03
上傳用戶：whenfly
VC6.0環境下，編寫的七號信令的isup和sccp程序。
上傳時間： 2016-11-16
上傳用戶：aig85
ISUP_CN1079.chm，展示了ISUP協議。七號信令等電信標準。還有CDMA中ISUP的一些知識。有涉及到的可以參考參考。
上傳時間： 2014-01-09
上傳用戶：huangld
鑒于目前網間結算的話單采集存在著實時性差、采集點分散、過分依賴交換機提供的接口以及結算欠準確等特點，介紹了一種基于七號信令系統的新式局間話單采集系統。該系統采用高阻跨接在信令鏈路上，實時采集鏈路上的消息，經過分析處理后提供給計費系統結算。具有技術先進、實時性高、容量大、可靠性高、運行穩定等特點，有效地解決了局部話單采集問題。
上傳時間： 2017-06-19
上傳用戶：gxmm
現代交換原理講義CH1_交換概論ch2 通信信源模型-new070327_new-2CH2_交換網絡ch3_Erlang拒絕和等待系統CH3_數字程控電話交換與電話通信網ch4_通信網絡性能分析CH4_信令系統CH5_分組交換與分組交換網ch5_網絡拓撲結構分析CH6_ISDN交換與綜合業務數字網ch7_網絡可靠性分析
上傳時間： 2013-12-23
上傳用戶：jackgao
《大話核心網-陳學梁》，學習核心網的好書。本書根據核心網演進的脈絡，采用淺顯易懂的類比方式，描述了程控交換、七號信令、NGN網絡、SIP協議、IMS網絡、UMTS PS核心網、LTE EPC核心網、SDN網絡等系統，并根據多年的技術理解，論述了核心網演進的基本規律，向讀者描述了一張完整的核心網發展圖。通過回顧核心網的歷史，可以更深入地理解作者對核心網發展的一些思考和結論。本書不是關于核心網的第一本讀物，但將會是核心網領域的第一幅技術地圖。本書立足于通信從業人員，用淺顯易懂的表述方式，全新地闡述了核心網的方方面面，適合高校教師、相關專業的學生、運營商、設備商，以及通信網絡規劃人員閱讀與參考。 未經許可，不得以任何方式復制或抄襲本書之部分或全部內容。
標簽： 核心網
上傳時間： 2022-06-17
上傳用戶：
華為WCDMA全網解決方案:本章首先介紹WCDMA系統不同版本之間演進過程，使讀者對WCDMA制式有總體的認識；接著從具體的網絡建設角度出發，介紹了華為WCDMA全網解決方案。 10.1 WCDMA演進概述 10.1.1 標準進展概述 WCDMA技術從出現以來逐漸演進發展為R99/R4/R5/R6等多個階段，其中R99協議于2000年3月(3GPP官方說法是1999年12月)凍結功能，經過兩年時間的完善，協議已經成熟；R4協議于2001年3月凍結功能，協議已經穩定。R5協議于2002年3月 （部分功能6月）凍結功能。R6協議預計在2004年12月左右凍結功能。 圖10-1 3G協議的發展趨勢 WCDMA系統相對于GSM網絡和GPRS網絡來說，一個最重要的變化就是無線網絡的改變。WCDMA網絡中，使用無線接入系統RAN來取代了GSM中的基站子系統BSS。 R99版本的WCDMA核心網從網絡形態上來說，可以看作是GSM的核心網絡和GPRS的核心網絡的組合。也即R99的核心網絡分為電路域和分組域。電路域與GSM的核心網構造基本相同，分組域與GPRS的核心網構造基本相同。 R4版本的核心網絡相對于R99版本來說，最大的變化就在于R99核心網電路域中MSC網元的功能在R4版本中由MSC Server和MGW來完成。其中MSC Server處理信令，MGW處理話音。分組域沒有什么變化。具體可參見第三章系統結構的相關內容。 R4協議的核心網絡具有TDM和IP兩種組網方式。采用TDM方式組網時，R4網絡的網絡規劃建設與R99網絡有不少相近之處。比如在建設匯接網絡、信令網絡等方面，很多考慮都是相同的。采用IP方式組網的時候，R4的網絡規劃建設則與R99有了不小的區別。 R5版本的核心網絡相對于R4版本來說，多了一個IMS（IP多媒體子系統）域，增加了相應的設備和接口；電路域和分組域的網絡結構則沒有什么大變化。同時由于網絡功能的增強，部分設備功能也進行了升級。
上傳時間： 2013-07-24
上傳用戶：13517191407
隨著對高處理能力、網絡通信、實時多任務,超低功耗這些需求的增長,傳統8位處理器已經不能滿足新產品的要求了,高端嵌入式處理器已經得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統的開發,介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發的過程.該四路E1收發器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數字環路系統中卡槽數目限制的問題.目前,建立在G. 703基礎上的El接口在分組網、幀中繼網、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數據、圖像等業務.文中首先分析了當前數字環路系統的發展現狀和趨勢,隨著網絡通信的用戶數目及信息量的猛增,拓寬數據傳輸的通道是一項研究熱點,這是開發四路E1收發器的一個目的.接著敘述了數字環路系統的結構和工作原理,即四路E1收發器的應用環境,著重介紹了四路E1板卡在整個系統中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數據傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統提供各個精確的時鐘.然后,在分析了四路E1收發器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發器的硬件設計,分別介紹了時鐘模塊、系統接口電路、存儲系統模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協議后,再根據系統要求提出了四路E1收發器的軟件設計.先介紹了實時操作系統RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統運行監測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發過程,整個系統設計完成后,經過反復調試、測驗已達到了預期的效果,現正投入使用中.
上傳時間： 2013-04-24
上傳用戶：夢雨軒膂
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
無線局域網是計算機網絡技術和無線通信技術相結合的產物，是利用無線媒介傳輸信息的計算機網絡。在無線通信信道中，由于多徑時延不可避免地存在符號間干擾，正交頻分復用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術，引起了廣泛關注。在無線局域網(WLAN)系統中，OFDM調制技術已經被采用作為其物理層標準，并且公認為是下一代無線通信系統中的核心技術。基于IEEE802.11a的無線局域網標準的物理層采用了OFDM技術，能有效的對抗多徑信道衰落，達到54Mbps的速度，而未來而的IEEE802.11n將達到100Mbps的高速。因此，研發以OFDM為核心的原型機研究非常有必要。 本文在深入理解OFDM技術的同時，結合相應的EDA工具對系統進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶發射機系統的FPGA實現方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。在系統功能模塊的FPGA實現過程中，針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對發射機系統各個模塊進行了詳細設計和仿真： (1)訓練序列生成模塊，包括長，短訓練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調制映射； (3)數據模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調制映射； (4)OFDM處理部分，包括導頻插入，加循環前綴，IFFT處理； (5)對整個發射處理部分聯調，并給出仿真結果另外，還完成了接收機部分模塊的FPGA設計，并給出了相應的頂層結構與仿真波形。最后提出了改進和進一步開發的方向。
上傳時間： 2013-04-24
上傳用戶：李彥東
