亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

三值光

  • 雙信號快速測頻技術及FPGA實現

    建立在數據率轉換技術之上的寬帶數字偵察接收機要求能夠實現高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數據率轉換技術是寬帶數字偵察接收機關鍵技術之一,是解決寬帶數字接收機中前端高速ADC采樣的高速數據流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波,即寬帶數字下變頻技術,是實現數據率轉換系統的關鍵技術。本文首先介紹了寬帶數字偵察接收關鍵技術之一的數據率轉換技術,著重研究了快速、高精度雙信號測頻算法以及實驗系統硬件實現。論文主要工作如下: (1)分析了現代電子偵察環境下的信號特征,指出寬帶數字接收機必須滿足寬監視帶寬、流水作業以及近實時的響應時間。給出了一種頻率引導式的數字接收機方案,簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數據率轉換。 (2)介紹了FFT技術在測頻算法中的應用,比較了FFT專用芯片及其優點和缺點,指出為了滿足實時處理要求,必須選用FPGA設計FFT模塊。 (3)在分析常規的插值算法基礎上,提出了一種單信號的快速插值頻率估計方法,只需三個FFT變換系數的實部構造頻率修正項,計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論,提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度,以此頻率對信號解調并對消該頻率成分,最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術,研究了信號平方與FFT結合的雙信號頻率估計算法。根據信號中兩頻率分量的幅度比,只需一次一維平方信號譜峰搜索,就可以得到雙信號的和頻與差頻分量的估計值,并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率,且容易地擴展到復信號,FPGA硬件實現容易。 (6)基于現代譜分析理論,研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數估計雙正弦信號頻率之和的同時,利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現架構,并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統的硬件設計方案,給出了快速測頻及帶寬估計模塊設計。

    標簽: FPGA 信號 測頻

    上傳時間: 2013-06-02

    上傳用戶:youke111

  • 地面數字電視融合方案發端的FPGA設計與仿真

    本項目完成的是中國地面數字電視融合方案發端系統的FPGA設計與實現。采用Stratix系列的EP1S80F1020C5FPGA為基礎構建了主硬件處理平臺。系統中能量擴散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點IFFTOFDM調制以及信號成形4倍插值滾降濾波器等都是基于FPGA硬件設計實現的。本文首先介紹了數字電視的發展現狀,融合方案發端系統的整體結構以及FPGA設計的相關知識。第三章重點、詳細地介紹了基于FPGA的融合方案發端系統除LDPC編碼部分的各個模塊的具體實現,并對級連后的整個系統的性能進行了仿真、分析和驗證。第四章簡要介紹了與融合方案發端系統結構類似的一個窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計,并對該測試平臺的性能進行了分析驗證。我在項目中完成的工作主要有: 1.閱讀相關文獻資料,了解中國地面數字電視融合方案的整體結構和原理。 2.制定了整個發端系統FPGA實現的框架以及各模塊的接口定義。 3.完成了3780點IFFTOFDM的FPGA設計和驗證。 4.完成了4倍插值169階滾降濾波器的算法改進和FPGA設計與驗證。 5.完成了整個融合方案系統的功能仿真、分析和驗證。 6.完成了窄帶LDPC解碼-誤碼測試實驗平臺發端的FPGA設計以及仿真、驗證。

    標簽: FPGA 地面數字電視 仿真 方案

    上傳時間: 2013-07-05

    上傳用戶:qq521

  • 基于FPGA的甚短距離高速并行光傳輸系統研究

    甚短距離傳輸(VSR)是一種用于短距離(約300 m~600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.

    標簽: FPGA 短距離 光傳輸 高速并行

    上傳時間: 2013-07-14

    上傳用戶:han0097

  • 面向特種LCD圖像處理方法與FPGA實現研究

    本文研究特種LCD的圖像處理方法和FPGA實現方案,并研制出基于FPGA的若干實際應用系統,有效地解決目前存在的問題。本文主要研究內容為:  (1)給出一種基于彩色空間變換的色彩調整方法,在YCrCb空間內實現亮度和色度分離,避免了RGB空間兩者同時變化造成偏色和失真的現象,并在FPGA內采用流水線結構改進3階矩陣運算的邏輯結構,節省出2/3的邏輯資源,提高了模塊的最高運行速度。  (2)研究利用FPGA實現圖像實時縮放處理的方法,選擇能夠滿足特種LCD要求的雙線性插值法作為研究對象,實時計算插值系數dx和dy,并采用流水線結構進行插值計算,僅使用FPGA中的3個雙端口RAM來緩沖圖像數據,沒有外擴大容量幀存儲器,降低了成本,提高特種LCD的系統兼容性。  (3)設計一種針對特種LCD更為簡捷、有效的隔行轉逐行掃描的實現方案,即利用圖像實時縮放的方法,把一場圖像縮放到LCD的分辨率,實現復合視頻圖像在LCD的“滿屏”顯示,改善現有特種LCD在顯示隔行掃描的復合視頻信號時,遇到圖像信息丟失或顯示效果不佳的問題。  (4)設計出一種基于字符和位圖的數字OSD控制核,合理使用分布式RAM和塊RAM兩種邏輯資源來存儲字符和位圖信息,OSD圖像由數字邏輯自動合成,編程簡單靈活,使特種LCD的參數調整更加方便。  (5)研制成功基于FPGA的特種LCD顯示控制板,能顯示三種分辨率640×480,800×600,1024×768的圖像信號;支持寬范圍的亮度、對比度、顯示位置等參數的實時調整,并提供全功能的透明OSD菜單進行指示。  (6)研制成功基于FPGA的特種LCD圖像調節板,用于對某型號機載特種LCD進行改造,增加寬范圍的亮度、對比度、圖像顯示位置的實時調整功能,提供無信號輸入檢測與OSD指示功能,提高圖像顯示的性能,通過了環境溫度試驗與性能測試,并已裝機。  (7)研制成功基于DSP和FPGA的圖像采集顯示板,實現了對全分辨率復合視頻信號進行25幀/秒的實時采集和顯示,在DSP內使用“三幀”輪換的圖像數據緩沖方法提高了系統的實時處理能力,使之能夠完成一定復雜度的實時圖像處理。

    標簽: FPGA LCD 圖像 處理方法

    上傳時間: 2013-06-12

    上傳用戶:ivan-mtk

  • 基于FPGA的MPEG4協同處理器研究

    網絡帶寬依然在不斷增長(尤其是在本地網),最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動存儲盤和激光盤的容量不斷增大,使得傳送和儲存數據的成本不斷地下降。不僅使人發問:我們孜孜不倦的搞視頻壓縮高級算法還有多少意義?我們可以看到,算法的復雜性日益增加,但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率?還有被我們遺忘的地方嗎?還有什么應用讓我們繼續追求更精妙的壓縮算法? 在作者看來,這個應用領域就是移動視頻服務。無線頻譜這種稀缺資源的有限性決定了我們必須繼續對視頻壓縮技術進行研究。即使伴隨UMTS/IMT2000的到來,移動終端可以獲得的數據速率也限制在144Kbit/s,在微蜂窩的時候最高能達到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質量的視頻傳輸來講,仍然是有限的。因此,可以預見,移動終端的空中接口這個瓶頸使得我們必須繼續進行視頻壓縮。 另一方面,移動終端領域開發視頻壓縮算法,在其低功耗和實時性要求下,也是異常困難的。為了減少計算的復雜性和運動估計的功耗,業界提出了許多快速算法,例如2-D的對數搜索,三步搜索,聯合搜索。盡管這些方法減少了功耗,其結果是視頻壓縮性能的降低,因為這些算法的本質是減少了運動搜索的空間。為了實現運動搜索的低功耗,在電路領域又提出了搜索窗口和時鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎進行的折中,并沒有強調算法映射結構上做出處理。 本論文提出了一種新的解決MPEG-4運動估計運算的低功耗實時處理器架構。其基礎是采用了心肌陣列并行處理技術和低功耗控制電路。運動估計的繁復運算通過心肌陣列分布式運算得到有效處理。從理論上看,心肌陣列有其簡單易理解性,然后,由于FPGA的互聯網絡有限性,設計這樣一個陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運動估計中減少功耗,其本質是消除不必要的冗余運算。宏塊的最小誤差匹配是一個典型的串行操作過程。論文新提出的方法是在進行絕對匹配前使用保守計算,如果保守誤差值與最小誤差差別過大,則不進行絕對誤差計算。 總的說來,論文實現了兩個目標:通過心肌陣列實現了實時的運動估計編碼,通過在算法層次引入控制電路,降低運動估計電路的功耗。

    標簽: MPEG4 FPGA 處理器

    上傳時間: 2013-06-23

    上傳用戶:lacsx

  • 基于FPGA和DSP的紅外圖像預處理算法研究

    隨著微電子技術的發展,可編程邏輯器件取得了迅速的發展,其功能日益強大,FPGA內部可用邏輯資源飛速增長,近來推出的FPGA都針對數字信號處理的特點做了特定設計,集成了存儲器、鎖相環(PLL)、硬件乘法器、DSP模塊等,通過使用各個公司提供的FPGA開發軟件使用硬件描述語言,可以實現特定的信號處理算法,如FFT、FIR等算法,為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類,FPGA和DSP份協作發揮各自的長處,對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現,DSP則用來處理經過預處理后的圖像數據,來運行算法結構復雜,乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應用,完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設計,并調試成功,應用到FPGA的調試下載配置中,取得了良好的實驗與經濟效果。(3)充分利用FPGA的設計開發軟件與工具,完成了中值濾波、形態學濾波和自適應閾值的FPGA實現,并給出了詳細的實現過程。將算法下載到FPGA芯片,經過試驗調試,達到要求。(4)研究了PCI接口通訊的實現方式,選用PCI9054芯片實現通訊,完成PCI接口電路設計,經過調試,實現了中斷、DMA等方式,滿足了數據傳輸的要求。(5)學習了C6701DSP芯片的工作特性以及內部功能結構,完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。

    標簽: FPGA DSP 紅外 圖像預處理

    上傳時間: 2013-07-16

    上傳用戶:xiaowei314

  • 模電(康華光)第五版答案

    康華光第五版模電答案,很全的啊,每個章節都有詳細的講解

    標簽: 模電

    上傳時間: 2013-07-06

    上傳用戶:qqiang2006

  • Lab5_七段數碼管顯示設計

    1. 數碼管顯示原理 數碼的顯示方式一般有三種: 第一種是字型重疊式; 第二種是分段式; 第三種是點陣式。 目前以分段式應用最為普遍,主要器件是七段發光二極管(LED)顯示器。它可分為兩種, 一是共陽極顯示器(發光二極管的陽極都接在一個公共點上) ,另一是共陰極顯示器(發光 二極管的陽極都接在一個公共點上,使用時公共點接地) 。 EXCD-1 開發板使用的數碼管為四位共陰極數碼管, 每一位的共陰極 7 段數碼管由 7個 發光 LED 組成,呈“ ”字狀,7 個發光 LED 的陰極連接在一起,陽極分別連接至 FPGA 相應引腳。SEG_SEL1、SEG_SEL2、SEG_SEL3 和 SEG_SEL4 為四位 7 段數碼管的位選擇 端。當其值為“1”時,相應的 7 段數碼管被選通。當輸入到 7 段數碼管 SEG_A~ SEG_G和 EG_DP 管腳的數據為高電平時,該管腳對應的段變亮,當輸入到 7 段數碼管 SEG_A~ EG_G和 SEG_DP 管腳的數據為低電平時,該管腳對應的段變滅。

    標簽: Lab 七段數碼 顯示設計

    上傳時間: 2013-05-23

    上傳用戶:66666

  • 譚浩強C語言設計第三版

    譚浩強C語言設計第三版 單片機C員開發必備書籍

    標簽: 譚浩強 C語言

    上傳時間: 2013-05-21

    上傳用戶:玉簫飛燕

  • 基于ARM的工業廢水pH值控制系統

    本文討論工業廢水中和處理中pH值的控制方法。由于中和反應中pH值的變化是一個嚴重非線性的過程,pH值控制被公認為世界上的控制難題之一,在此運用了ARM技術和模糊控制來解決這一難題。 論文首先介紹了工業廢水處理中酸堿度控制的現狀、存在的問題,并提出了基于ARM的工業廢水控制系統的設計方案。其次詳細研究了當前嵌入式系統的發展,深入探討了ARM嵌入式處理器的特點、應用及體系結構,并著重介紹了本文所使用的LPC2131微處理器。然后針對pH的非線性特點做了分析并設計了以INA116為核心元件的pH測量電路。在廣泛閱讀和全面深入總結國內外相關文獻資料的基礎上,了解了模糊控制的一些關鍵技術和發展現狀,設計出了基于ARM的工業廢水模糊控制器。 硬件設計與軟件設計為本論文的重點內容。硬件設計包括:電源電路、復位電路、晶振電路、Flash存儲器、SDRAM存儲器、JTAG電路、串行通信電路、LCD模塊設計、A/D變換模塊、PWM電磁閥驅動電路;軟件設計除了為硬件提供相應的驅動程序外,最重要的是用C語言實現了基于ARM的工業廢水模糊控制器。基于ARM的工業廢水控制系統中上位機和下位機的數據通訊采用RS-232方式,下位機采用C語言編程、ADS1.2開發,上位機采用Delph17.0進行設計。 論文的最后對全文的主要研究內容進行了總結,指出了設計過程中遇到的問題及存在的不足之處,給出了主要研究結論和今后的研究方向。實驗結果表明系統基本上達到了系統設計中所給出的性能指標,證明了整個系統設計的正確性和合理性,很好地解決了pH值控制中的非線性問題。與傳統控制方法相比較,本系統結構簡單,控制效果良好。

    標簽: ARM 工業 pH值 廢水

    上傳時間: 2013-04-24

    上傳用戶:ztj182002

主站蜘蛛池模板: 永康市| 辽阳市| 河池市| 兴安县| 花莲市| 开平市| 富源县| 西和县| 连州市| 宁乡县| 景宁| 仁寿县| 左贡县| 龙井市| 保德县| 兰西县| 新津县| 江孜县| 沽源县| 凤台县| 犍为县| 大同县| 寿光市| 凤凰县| 教育| 汝南县| 墨脱县| 资源县| 旌德县| 光山县| 凌海市| 高尔夫| 桂东县| 镇远县| 靖安县| 仙游县| 合阳县| 宣武区| 临安市| 罗平县| 资兴市|