在Quartus II 9.0環境下編寫的VHDL代碼，實現二分頻、三分頻、四分頻功能。
上傳時間： 2013-04-24
上傳用戶：哈哈hah
變頻技術作為現代電力電子的核心技術，集現代電子、信息和智能技術于一體。而SPWM(正弦波脈寬調制)波的產生和控制則是變頻技術的核心之一。本文對SPWM 波形生成的三種算法--對稱規則采樣法、不對稱規則
上傳時間： 2013-04-24
上傳用戶：793212294
小教材三菱plc教材，plc入門技術簡介。
上傳時間： 2013-06-17
上傳用戶：yare
介紹了三菱FX2N 系列PLC 在串行通訊技術中使用無協議數據傳輸的指令格式，以及單片機與其通訊的軟硬件實現方法。關鍵詞：PLC RS485 接口 無協議數據傳輸 打碼機控制器
上傳時間： 2013-05-20
上傳用戶：浮塵6666
雕刻機的數控系統是三維雕刻機的控制核心，其控制系統的性能直接關系著三維雕刻機的加工質量和加工效率，對雕刻機的性價比有著重要的影響。本論文在對三維雕刻機系統的結構和功能進行分析的基礎上，提出了一個以．ARM微處理器和CPLD器件構建硬件平臺、基于μC/OS-Ⅱ為嵌入式控制系統的解決方案，充分利用ARM微處理器的高速運算能力與CPLD的高速并行運算能力，大大減少了系統的外圍接口器件，有效的降低系統成本。 此方案中選用Philips公司的基于ARM7內核的LPC2214處理器作為主控芯片。對于系統的輸入/輸出的邏輯控制通過CPLD來實現，該芯片選用Atlera公司的EPM7128SLC84，作為處理器的外圍器件。同時對整個系統的硬件開發作了詳細說明：電源、SRAM、FLASH等芯片選型及設計；液晶顯示模塊及鍵盤的應用設計；電機的輸入輸出電路設計等。 軟件部分包括Boot Loader、RTOS、應用程序的設計等。其中，Rot Loader支持系統Boot、程序下載到RAM中執行和燒寫到Flash存儲器等功能；RTOS包括操作系統的移植、任務管理、任務間的通信等，應用程序的設計包括設備驅動程序、液晶顯示、鍵盤操作、電機控制等。同時用VB6.0開發了PC機下載控制界面，并對液晶模塊和電機進行調試。
上傳時間： 2013-06-06
上傳用戶：smthxt
Linux設備驅動程序,(中文版第三版)
上傳時間： 2013-06-16
上傳用戶：a673761058
基于OpenCV的三維重建論文，對于想學習OpenCV，并想進行三維重建開發的朋友有用
上傳時間： 2013-07-11
上傳用戶：czl10052678
基于Matlab的三維重建程序，世界頂級三維重建大師的代碼
上傳時間： 2013-05-27
上傳用戶：04121298
近年來，計算機圖形學應用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產生具有三維空間真實感的影像，應用于虛擬真實情況以及多媒體的產品上，且多半是使用低成本的實時3D計算機繪圖技術為基礎。在初期3D圖形學剛起步時，由于圖形簡單，因此可以利用CPU來運算，但隨著圖形學技術的發展，所要繪制的圖形越來越復雜，這時如果單純依賴CPU來處理，不能達到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現了。不過由于3D圖形加速硬件的復雜性和短壽命，這極大地提高了對硬件開發環境的需要。為了更好的對設計進行更改和測試，不能僅僅用專門定制的方法來設計，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計算機繪圖規模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現場可編程門陣列(FPGA)開始出現以來，其在可編程硬件領域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應用領域就是3D圖形渲染，在這個研究領域里人們正在利用具有可編程性能的FPGA來幫助改進圖形處理單元(GPU)的性能。 能夠在廉價、可動態重新配置的FPGA上實現復雜算法來輔助硬件設計。本文的設計就是通過在FPGA上實現3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現中使用硬件描述語言(Verilog HDL)進行邏輯設計，并發現問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統，提出一種硬件實現方案，該方案能對基本的幾何變換如：平移、縮放、旋轉和投影進行操作。首先構造出總體變換矩陣，隨后進行矩陣乘法運算，再進行投影變換，最后輸出變換座標。提出一種脈動陣列結構，用于兩個矩陣的乘法運算。找到一種快捷的方法來實現矩陣相乘，將能大大提高系統的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現的難度取決于裁剪算法的復雜程度。我們在Sutherland-Hodgman裁剪算法的基礎上提出一種新的裁剪算法，該算法通過去除冗余頂點以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現變得很容易。 3.最后，我們在FPGA上實現了幾何變換以及三維裁剪，并與C語言的模擬結果對比發現結果正確，且三維裁剪能夠以3M個三角形/s的速度運行，滿足了圖形流水中的實時性要求。
上傳時間： 2013-04-24
上傳用戶：yerik
采用現場可編程門陣列(FPGA)可以快速實現數字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協商的性能驅動的布線算法PathFinder，一種快速的時延驅動的布線算法VPR430和一種協商A
上傳時間： 2013-05-18
上傳用戶：ukuk
