基于∑-△噪聲整形技術和過采樣技術的數模轉換器(DAC)可以可靠地把數字信號轉換成為高精度的模擬信號。采用這一結構進行數模轉換具有諸多優點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統中等,更重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量、音頻轉換、汽車電子等領域有著廣泛的應用價值。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本設計綜合大量文獻中的經驗原則和方法,首先闡述了∑-△調制器的一般原理,并討論了一般結構調制器的設計過程,然后描述了穩定的高階高精度調制器的設計流程。根據市場需求,設定了整個設計方案的性能指標,并據此設計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調制器。 本設計采用∑-△結構,根據系統要求設計了量化器位數、調制器過采樣比和階數。在分析高階單環路調制器穩定性的基礎上,成功設計了六位量化三階單環路調制器結構。在16比特的輸入信號下,達到了90dB左右的信噪比。該設計已經在Cyclone系列FPGA器件下得到硬件實現和驗證,并實現了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數據轉換應用的分辨率要求,并具備良好的兼容性和通用性。 本設計可作為IP核廣泛地在其他系統中進行復用,具有很強的應用性和一定的創新性。
標簽：
FPGA
bit
DAC
上傳時間：
2013-07-10
上傳用戶：chuandalong
描述P89C660/662/664/668單片機內帶6KB/32KB/64KB/64KB Flash存儲器,該存儲器既可并行編程也可以串行在系統編程(ISP).在實際的成型產品中,可通過ISP升級用戶程序.
在Boot ROM程序中可通過一個默認的串行下載器(UART)對Flash存儲器作ISP編程,而在Flash代碼區中并不需要有調用下載器的代碼,用戶程序可通過調用在Boot ROM中的標準子程對Flash存儲器擦寫和再編程(即IAP).
該器件在6個時鐘周期內執行一條指令,是傳統的80C51的兩倍.一個OTP結構位讓用戶選擇傳統的12個時鐘周期.
該器件用advanced CMOS工藝制造,是80C51單片機家族的衍生品.其指令集和80C51相同.
該器件有四個8位I/O口,三個16位定時器/事件計數器,多中斷源,四個優選級,可嵌套中斷結構,一個增強型UART和片內振蕩器以及時序電路.
P89C660/662/664/668新增特性使其成為一個功能強大的單片機,為某些應用提供PWM,高速的I/O和加/減計數,如汽車控制.
標簽：
80C51
Flash
bit
66
上傳時間：
2013-10-10
上傳用戶：FreeSky
