邏輯分析儀 PC發送到單片機的命令共7個字節： 第一字節是觸發信號，每bit對應一路信號，1為高電平觸發，0為低電平觸發； 第二字節是觸發有效信號，每bit對應一路信號，1為忽略，0為有效； 第三、四字節是采樣時間，對應如下： 2us=0x0402，5us=0x0a02，10us=0x1402，10us=0x2802，50us=0x6402，100us=0xc802，200us=0x3203，500us=0x7d03，1ms=0xfa03，2ms=0x7d04，4ms=0xfa04，8ms=0x7d05，16ms=0xfa05； 第五、六字節是一樣的，為預觸發：8=0％，7=12.5％，6=25％，5=37.5％，4=50％，3=62.5％，2=75％，1=87.5％ 第七字節為模式，0=普通模式；1=外部時鐘，上升延；2=外部時鐘，下降延；3=外部觸發，上升延；4=外部觸發，下降延；5=靜態模式；6沒有查到，不知道是什么；7為測試模式的二進制信號；8為測試模式的AA、55；9為測試模式的清零。
標簽： 字節 邏輯分析儀 發送 單片機
上傳時間： 2013-12-12
上傳用戶：luke5347
M25P80是意法半導體公司推出的8M大容量串行接口Flash器件，采用2.7V-3.6V單電源供電，兼容標準的SPI接口，器件在上升沿接收數據，在下降沿發送數據，接口時鐘最高為40MHz，支持最大256bytes的快速頁面編程操作、快速的塊擦除（512Kbit）操作和快速的整體擦除操作具有操作暫停和硬件寫保護功能
標簽： M25P80 Flash 半導體公司 串行接口
上傳時間： 2015-09-05
上傳用戶：GavinNeko
M25P80是意法半導體公司推出的8M大容量串行接口Flash器件，采用2.7V-3.6V單電源供電，兼容標準的SPI接口，器件在上升沿接收數據，在下降沿發送數據，接口時鐘最高為40MHz，支持最大256bytes的快速頁面編程操作、快速的塊擦除（512Kbit）操作和快速的整體擦除（8MHz）操作；具有操作暫停和硬件寫保護功能。
上傳用戶：txfyddz
針對特定微處理器而開發的程式，其功能是控制基本的I/O，使之有時鐘的功能
標簽： 程式
上傳時間： 2015-09-06
上傳用戶：李彥東
求系統的時域性能指標的函數，給定系統的數學模型，即可通過該函數計算系統的超調量、峰值時間、調整時間和上升時間，經測試非常好用。
標簽： 時域 性能指標 函數
上傳時間： 2015-09-17
上傳用戶：lijinchuan
在優化等式約束的多項式的向量變量應用中，使用梯度上升算法求解拉格朗日乘子向量的最優值。
標簽： 多項式 向量 變量
上傳時間： 2013-12-28
上傳用戶：firstbyte
USB是PC體系中的一套全新的工業標準，它支持單個主機與多個外接設備同時進行數據交換。 首先會介紹USB的結構和特點，包括總線特徵、協議定義、傳輸方式和電源管理等等。這部分內容會使USB開發者和用戶對USB有一整體的認識。
標簽： USB
上傳時間： 2015-10-18
上傳用戶：lixinxiang
通過按鍵能夠實現國旗的升降和升降半旗，以及在上升或者下降過程中隨時停止
標簽： 按鍵
上傳時間： 2015-10-22
上傳用戶：wsf950131
設計一個6層電梯控制器。電梯控制器是按照乘客的要求自動上、下的裝置。 1、每層電梯入口處設置上下請求開關，電梯內設有顧客到達層次的停站請求開關。 2、設有電梯所處位置指示裝置以及電梯運行模式（上升或者下降）指示裝置。 3、電梯每秒升降一層樓。 4、電梯到達有停站請求的樓層，經過1秒電梯門打開，開門4秒后，電梯門關閉（開門指示燈滅），電梯繼續運行，直至執行完最后一個請求信號后停留在當前層。 5、電梯能記憶電梯內外所有請求信號，并按照電梯運行規則按順序響應，每個請求信號保留至有電梯響應后消除。 6、初始狀態為一層開門，第一層不用向下開關，最高層不用向上開關。 7、電梯運行規則：當電梯上升時，只響應比電梯所在位置高的上樓請求信號，由下而上逐個執行，直到最后一個上樓請求執行完畢；如果高層有下樓請求，則直接升到下樓請求的最高樓層，然后進入下降模式。當電梯處于下降模式時與上升正好相反。
標簽： 電梯控制器 電梯 開關 自動
上傳時間： 2015-10-25
上傳用戶：思琦琦
TLV1544與TMS320VC5402通過串行口連接，此時，A／D轉換芯片作為從設備，DSP提供幀同步和輸入／輸出時鐘信號。TLV1544與DSP之間數據交換的時序圖如圖3所示。 開始時， 為高電平（芯片處于非激活狀態），DATA IN和I/OCLK無效，DATAOUT處于高阻狀態。當串行接口使CS變低（激活），芯片開始工作，I／OCLK和DATAIN能使DATA OUT不再處于高阻狀態。DSP通過I／OCLK引腳提供輸入／輸出時鐘8序列，當由DSP提供的幀同步脈沖到來后，芯片從DATA IN接收4 b通道選擇地址，同時從DATAOUT送出的前一次轉換的結果，由DSP串行接收。I／OCLK接收DSP送出的輸入序列長度為10～16個時鐘周期。前4個有效時鐘周期，將從DATAIN輸入的4 b輸入數據裝載到輸入數據寄存器，選擇所需的模擬通道。接下來的6個時鐘周期提供模擬輸入采樣的控制時間。模擬輸入的采樣在前10個I／O時鐘序列后停止。第10個時鐘沿（確切的I／O時鐘邊緣，即上升沿或下降沿，取決于操作的模式選擇）將EOC變低，轉換開始。
標簽： 1544 5402 TLV 320
上傳時間： 2014-12-05
上傳用戶：yepeng139
蟲蟲下載站版權所有 京ICP備2021023401號-1
