近年來，網絡音樂，特別是網絡電臺的風行，受到越來越多的大眾追捧。網絡音樂以其及時、海量、靈活、個性化、時尚的風格，吸引了越來越多消費者的加入和眾多商家的關注。但是，作為網絡音樂的終端--流媒體播放器，最直接面向大眾的窗口，卻顯得單一，大部分商家只提供PC上的流媒體播放器。正出于此，本課題把目光投向那些不使用PC或者不愿長時間使用PC的用戶，為他們量身定制流媒體播放設備，讓用戶不必使用PC也可享受網絡音樂帶來的快樂。 本課題的研發正是基于上述背景，研發支持無線網絡的嵌入式多功能流媒體播放設備。本課題的研究目標是實現一個嵌入式流媒體播放器(亦稱為InternetRadio)，Internet Radio是一個可以在家中自由移動、任意擺放的網絡流媒體播放設備。只要處在有網絡環境中，Internet Radio的音樂平臺讓用戶不必打開計算機，就能接收全球數千個不同風格、不同國家的各種類型音樂電臺。除了可以直接透過因特網收聽網絡廣播外，還可以播放儲存于計算機硬盤或MP3設備中的音樂。 本系統采用ARM920T作為處理器，基于嵌入式Linux操作系統、vTuner網絡電臺地址數據庫、Mplayer播放器軟件和FLTK界面開發工具來實現。系統實現了除一般意義的音頻流媒體播放和接收調頻廣播等功能之外，還增加了本地相框和網絡數碼相框Flickr在線分享的流行時尚元素。本論文具體分析了系統的硬件平臺，主要論述了軟件的實現，系統的主要軟件功能包括bootloader和嵌入式Linux系統的移植，根文件系統的構建，播放器軟件程序的研究、比較、移植和編寫，系統與網絡電臺地址數據庫vTuner和網絡相框Flickr的交互，Microwindows、Nxlib和FLTK的移植和基于FLTK的圖形界面開發，以及基于FLIK開發出良好的人機交互界面。作為項目的主要核心人員，作者負責系統的軟件架構設計、Linux系統的移植、播放器軟件的研究和開發、GUI開發工具和圖形庫的移植、圖片播放的實現、用戶與設備交互的實現和大部分界面程序的編碼等關鍵工作。
上傳時間： 2013-07-10
上傳用戶：小楓殘月
介紹一種利用光電技術動態檢測軌道不平順的方法，裝置安裝在運營機車上，由線陣CCD傳感器、紅外線光源、軌道檢測單元板、數據轉儲器和地面微機處理系統等部分組成。闡述了直接測量法原理、硬件電路、浮動二值化以
上傳時間： 2013-05-23
上傳用戶：1966640071
隨著國內工業化、數字化的迅速發展，嵌入式開發在IT行業中的重要性越來越顯著。嵌入式開發領域對產品的功能性、穩定性、實時性等方面的要求也越來越高。 采用嵌入式實時操作系統作為開發平臺，以高性能的嵌入式處理器為工業控制等領域的主控制器可以有效地提高系統的可靠性、實時性、和軟件編程的靈活性。在嵌入式處理器方面，ARM構架已經在高性能、低功耗、低成本的嵌入式領域里占領先地位。而在嵌入式操作系統方面，適合國內發展方向的解決方案以及系統基礎結構方面并不理想。首先，國外成熟的嵌入式實時操作系統大都成本高、結構復雜，不適合強實時應用；其次，因大部分實時操作系統不公開源碼，使開發的產品存在安全隱患。而類似μC/OS-II的小型強實時嵌入式操作系統內核雖然具有低成本、易控制、小規模、高性能等特性，但這類系統的基礎較為薄弱，面臨產品化和商業化還有一定的距離。 本文針對這種情況，結合現有的操作系統內核理論及嵌入式強實時系統的特殊需求，特別是對μC/OS-Ⅱ的研究分析基礎上，面向強實時應用，設計、構造了一種適合在32位ARM處理器環境下使用的內核。這樣做的目的是為了提供一個基礎牢固、值得信賴的基本平臺。 本文研究工作主要集中在以下幾個方面： 針對嵌入式環境中高效、簡潔、易擴展、易剪裁的要求，對內核體系結構框架進行了設計。內核整體上采用分層結構，在各層中采用功能相對獨立的模塊：在最底層借鑒微核的原理，只提供最基本的功能模塊。 針對系統快速和穩定的實時響應能力需求，為IRQ中斷建立了統一的中斷入口，采用合理的半嵌套工作方式；保留FIQ為不可屏蔽中斷，在快速反應場合使用；引入中斷分段處理機制解決中斷和任務的ITC機制共享，需要硬保護機制相互協調所引起的硬保護機制被隱性地泛濫使用問題。 針對應用提出的系統行為的可預測性需求，在調度算法方面采用基于優先級位圖的搶占閾值調度算法，提高了處理器的利用率和任務集合的可調度性，減少了內核存儲開銷；在共享資源訪問控制方面，以優先級天花板協議為依據，使用互斥事件解決優先級反轉和死鎖問題的發生。 為了保障系統的強實時性能，本文還對內核的時鐘管理、內存管理等方面進行了設計。最后，通過實時性能測試，結果表明該實時內核有很好的強實時特性。
上傳時間： 2013-04-24
上傳用戶：alia
利用混沌的對初值和參數敏感、偽隨機以及遍歷等特性設計的加密方案,相對傳統加密方案而言,表現出許多優越性能,尤其在快速置亂和擴散數據方面.目前,大多數混沌密碼傾向于軟件實現,這些實現方案中數據串行處理且吞吐量有限,因而不適合硬件實現.該論文分別介紹了適合FPGA(現場可編程門陣列)并行實現的序列密碼和分組密碼方案.序列密碼方案,對傳統LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構造出基于混沌偽隨機數發生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數據進行擴散操作,以有效地抵抗統計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內功能模塊設計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節的加密速度.實驗結果表明,這兩種加密算法的FPGA實現方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
上傳時間： 2013-04-24
上傳用戶：yx007699
現場可編程門陣列(FPGA)是一種可實現多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現所需要的邏輯函數。FPGA中，互連線資源是預先定制的，這些資源是由各種長度的可分割金屬線，緩沖器和．MOS管實現的，所以相對于ASIC中互連線所占用的面積更大。為了節省芯片面積，一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級，可分割金屬線段的電阻相對于MOS管來說是可以忽略的，然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結果，但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態時序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管，Muhammad[15]采用導通電阻來代替MOS管，然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50％時的時延，而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延，然而他們都是用來計算RC互連時延。傳輸管是非線性器件，所以沒有一個固定的電阻，這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算，對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50％時延的等效電阻模型，然后在斜坡輸入的時候，給出斜坡輸入時的時延模型，并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中，單個傳輸管能夠被用來作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨作為輸入或者輸出管腳，以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現象本身對性能提高不多)。本論文通過對dogleg現象進行了探索，并驗證了在使用SUBSET開關盒的情況下，dogleg能提高FPGA的布通率。
上傳時間： 2013-07-24
上傳用戶：yezhihao
·UPS不間斷電源剖析與應用
上傳時間： 2013-06-28
上傳用戶：evil
山特UPS-500不間斷電源電路圖，多款電路圖
上傳時間： 2013-04-24
上傳用戶：sardinescn
verilog 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測試文件
上傳時間： 2013-08-13
上傳用戶：zh_901
VHDL設計的經驗，高人手記，讓你在編寫VHDL代碼時避免不應用的錯誤和修改錯誤。
上傳時間： 2013-08-19
上傳用戶：sammi
JTAG CPLD實現源代碼，比用簡單并口調試器快5倍以上。\r\n以前總覺得簡單的并口jtag板速度太慢，特別是調試bootloader的時候，簡直難以忍受。最近沒什么事情，于是補習了幾天vhdl，用cpld實現了一個快速的jtag轉換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時5分鐘，現在則是50秒左右。tck的頻率還可以加倍，但是不太穩定，而且速度的瓶頸已經不在tck這里，而在通訊上面了。\r\n
上傳時間： 2013-09-04
上傳用戶：LANCE
