亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

不重要

  • 基于FPGA實現雷達信號處理和圖像顯示

    在船舶交管系統中,雷達信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高,大約要在一個距離單元的時間(0.05-0.1us)內完成。雜波處理如恒虛警處理本身比較復雜,這類處理過程又要求快速,圖像顯示系統要求及時的把接收到的雷達方位數據從極坐標轉換成直角坐標。在軟件上實現這些算法雖然精度可以達到,但是實時性問題不能滿足。因此這類問題多采用高速專用數字設備來實現。FPGA在數字信號處理領域有非常廣闊的應用前景,以其優良的性能在數字信號處理中發揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現一些函數和運算。針對以上幾點,本文提出了利用CORDIC算法,基于FPGA來實現雷達信號處理和圖像顯示的算法研究,用硬件來實現正弦、余弦、正切、乘法、除法、指數和對數等基本函數和運算,把他們設計成為可重用的IP core,這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調用,這樣在算法研究中可以節約大量的時間,在一定程度上降低研究的難度。 圍繞雷達信號處理和圖像顯示,本次課題設計主要做了如下工作: 1.對CORDIC算法進行分析和研究,以及它在雷達信號處理和圖像顯示中的影響。 2.成功用硬件描述語言在Xilinx公司軟件ISE的環境下編寫代碼,在Synplify和Modelsim上做了綜合和仿真。 3.對實驗結果進行精度和速度分析。 4.對雷達信號處理和圖像顯示的相關算法進行分析和研究。 5.從實例分析IP core的特點,對算法研究的影響和IP core在雷達信號處理和圖像顯示中的應用。 最終在實踐環節,成功利用CORDIC算法,在FPGA上實現可重用的IP core,這些IP core能夠以很高的精度實現一些基本函數和運算,在雷達信號處理與圖像顯示中起到很大的作用。

    標簽: FPGA 雷達信號處理 圖像顯示

    上傳時間: 2013-07-16

    上傳用戶:steele

  • 紅外焦平面陣列非均勻性校正

    文中簡單闡述了紅外輻射機理,論述了紅外焦平面陣列技術的發展狀況。紅外成像系統,尤其是紅外焦平面陣列,由于探測器材料和制造工藝的原因,各像素點之間的靈敏度存在差別,甚至存在一些缺陷點,各個探測單元特征參數不完全一致,因而存在著較大的非均勻性,降低了圖像的分辨率,影響了紅外成像系統的有效作用距離。實時非均勻性校正是提高和改善紅外圖像質量的一項重要技術。 論文建立了描述其非均勻性的數學模型,分析了紅外焦平面陣列非均勻性產生的原因及特點,討論了幾種常用的非均勻性校正的方法,指出了其各自的優缺點和適應場合。 根據紅外探測器光譜響應的特點和基于參考源的兩點溫度非均勻性校正理論,采用FPGA+DSP實現紅外成像系統實時非均勻性兩點校正,設計完成了相應的紅外焦平面陣列非均勻性校正硬件電路。對該系統中各個模塊的功能及電路實現進行了詳細的描述,并給出了相應的結構框圖。同時給出了該圖像處理器的部分軟件流程圖。該方法動態范圍大而且處理速度快,適用于紅外成像系統實時的圖像處理場合。實踐表明,該方案取得了較為滿意的結果。

    標簽: 紅外焦平面 陣列 非均勻性校正

    上傳時間: 2013-04-24

    上傳用戶:shinnsiaolin

  • GPS信號CA碼跟蹤的FPGA實現

    GPS全球定位系統是美國國防部為軍事目的而建立的衛星導航系統,其主要目的是解決海上、陸地和空中運載工具的導航定位問題。GPS作為新一代衛星導航系統,不僅具有全球、全天候、連續、高精度導航與定位能力,而且具有優良的抗干擾性和保密性。因此,發展全球定位系統是當今導航技術現代化的一個重要標志。在GPS接收機中,為了得到導航電文并對其進行解算,要完成復雜的信號處理過程。其中,怎樣捕獲到衛星信號,并對C/A碼進行跟蹤是研制GPS接收機的重要問題之一。本文在對GPS信號的結構進行深入的分析后,結合FPGA的特點,對算法進行設計及優化后,給出了相應的仿真。內容主要包括以下幾個方面: 1.對GPS信號結構的產生原理進行了深入地分析,并對GPS信號的調制機理進行詳細地闡述。 2.在GPS信號的捕獲方面,采用了基于FFT頻域的快速捕獲的方法,即將接收到的GPS信號先利用快速傅立葉變換(FFT)變換到頻域,在頻域完成相應的運算后,再利用傅立葉反變換(IFFT)變換到時域。從而大大減少了計算量,加快了信號捕獲的速度,提高了捕獲性能。 3.在C/A碼跟蹤部分,本文采用了非相干延遲鎖定環對C/A碼進行跟蹤。來自載波跟蹤環路的本地載波將輸入的信號變成基帶信號,然后分別和本地碼的三個不同相位序列進行相乘,將相乘結果進行累加,經過處理將得到碼相位和當前的載波頻率送到載波跟蹤環路。 4.載波跟蹤環,本文采用的是科斯塔斯環。載波跟蹤環和碼跟蹤環在結構上相似,故本文只對關鍵的載波NCO進行了仿真。 本文的創新點主要是使用FPGA對整個GPS信號的捕獲及C/A碼的跟蹤進行設計。此外,根據FPGA的特點,在不改變外部硬件設計的前提下,改變相應的IP核或相關的VHDL程序就可對系統進行各種優化設計,以適應不同類型的GPS接收機的不同功能。

    標簽: FPGA GPS 信號

    上傳時間: 2013-06-27

    上傳用戶:哇哇哇哇哇

  • 基于FPGA的PCI總線接口橋接邏輯

    隨著信息技術的發展,數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用,這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低,嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是,由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點,常常需要專用的接口芯片作為橋接,為了解決這一系列問題,本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案,支持PCI突發訪問方式,突發長度為8至128個雙字長度,核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8,容量為6000個邏輯宏單元,速度為-8,編譯后系統速度可以達到80MHz,取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面,特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法,著重分析了PCI接口模塊的數據傳輸方式,采用模塊化的方法設計了內部控制邏輯,并進行了相關的時序仿真和邏輯驗證,硬件需要軟件的配合才能實現其功能,因此設備驅動程序的設計是一個重要部分,論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術,對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。

    標簽: FPGA PCI 總線接口 橋接

    上傳時間: 2013-05-22

    上傳用戶:彭玖華

  • 基于FPGA的回波抵消器設計與實現

    回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中,都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同,本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的,這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求,但是在實時性要求較高的場合,其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現,克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題,且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模塊算法,包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法,并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法,并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G.168的標準和建議,對設計進行了大量的主、客測試,各項測試結果均達到或優于G.168的要求。

    標簽: FPGA 回波抵消器

    上傳時間: 2013-06-23

    上傳用戶:123啊

  • 基于FPGA的卷積編碼和維特比譯碼

    在數字通信中,采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段,并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下,卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構;而概率譯碼不僅基于碼的代數結構,還利用了信道的統計特性,能充分發揮卷積碼的特點,使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的,對于概率譯碼最初的序列譯碼,隨著譯碼約束長度的增加,其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化,對不太長的約束長度,維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時,Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡單。 目前,卷積碼在數傳系統,尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時,將交織和解交織技術應用于編碼和解碼的過程中。 首先,簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理,并對硬判決譯碼和軟判決譯碼方法進行了比較。其次,討論了交織和解交織技術及其在糾錯碼中的應用。然后,介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ,包括數字系統的設計方法和設計規則。再有,對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后,在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真,并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明,系統的誤碼率達到了設計要求,從而驗證了譯碼器設計的可靠性,所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

    標簽: FPGA 卷積 編碼 譯碼

    上傳時間: 2013-04-24

    上傳用戶:zhenyushaw

  • 基于FPGA的全同步數字頻率計的設計

    頻率是電子技術領域內的一個基本參數,同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用,直接決定系統性能的優劣。隨著電子技術的發展,測頻系統使用時鐘的提高,測頻技術有了相當大的發展,但不管是何種測頻方法,±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法:檢測被測信號,時基信號的相位,當相位同步時開始計數,相位再次同步時停止計數,通過相位同步來消除計數誤差,然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理,已經出現了等精度的測頻方法,但是還存在±1的計數誤差。因此,本文根據等精度測頻原理中閘門時間只與被測信號同步,而不與標準信號同步的缺點,通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源,采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖,采用VHDL語言,成功的編寫出了設計程序,并在MAX+PLUS Ⅱ軟件環境中,對編寫的VHDL程序進行了仿真,得到了很好的效果。最后,又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊,給出了較詳細的設計方法和完整的程序設計以及仿真結果。

    標簽: FPGA 數字頻率計

    上傳時間: 2013-04-24

    上傳用戶:qqoqoqo

  • 三維圖形幾何管線的算法

    近年來,計算機圖形學應用越來越廣泛,尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產生具有三維空間真實感的影像,應用于虛擬真實情況以及多媒體的產品上,且多半是使用低成本的實時3D計算機繪圖技術為基礎。在初期3D圖形學剛起步時,由于圖形簡單,因此可以利用CPU來運算,但隨著圖形學技術的發展,所要繪制的圖形越來越復雜,這時如果單純依賴CPU來處理,不能達到實時的要求,因此需要專門的硬件來加速圖形處理,GPU(圖形處理單元)因此出現了。不過由于3D圖形加速硬件的復雜性和短壽命,這極大地提高了對硬件開發環境的需要。為了更好的對設計進行更改和測試,不能僅僅用專門定制的方法來設計,需要其他的方:硬件描述語言(HDL)和FPGA。 隨著計算機繪圖規模的需要,借助輔助硬件資源,來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現場可編程門陣列(FPGA)開始出現以來,其在可編程硬件領域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應用領域就是3D圖形渲染,在這個研究領域里人們正在利用具有可編程性能的FPGA來幫助改進圖形處理單元(GPU)的性能。 能夠在廉價、可動態重新配置的FPGA上實現復雜算法來輔助硬件設計。本文的設計就是通過在FPGA上實現3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現中使用硬件描述語言(Verilog HDL)進行邏輯設計,并發現問題解決問題。 本文主要特色如下: 1.針對幾何變換換子系統,提出一種硬件實現方案,該方案能對基本的幾何變換如:平移、縮放、旋轉和投影進行操作。首先構造出總體變換矩陣,隨后進行矩陣乘法運算,再進行投影變換,最后輸出變換座標。提出一種脈動陣列結構,用于兩個矩陣的乘法運算。找到一種快捷的方法來實現矩陣相乘,將能大大提高系統的效率。 2.對于3D圖形裁剪,文中描述了一種裁剪引擎,它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現的難度取決于裁剪算法的復雜程度。我們在Sutherland-Hodgman裁剪算法的基礎上提出一種新的裁剪算法,該算法通過去除冗余頂點以提高處理速度,同時利用編碼來判斷線段可見性的方法使得硬件實現變得很容易。 3.最后,我們在FPGA上實現了幾何變換以及三維裁剪,并與C語言的模擬結果對比發現結果正確,且三維裁剪能夠以3M個三角形/s的速度運行,滿足了圖形流水中的實時性要求。

    標簽: 三維圖形 幾何 算法

    上傳時間: 2013-04-24

    上傳用戶:yerik

  • 基于FPGA的智能小車系統

    基于FPGA的智能小車系統就是本地計算機通過接入Internet小車實現對遠端工作現場、危險工作地段等特殊環境進行監視和控制的系統。智能小車是智能行走機器人的一種,這種智能小車可以適應不同環境,不受溫度、濕度、空間、磁場輻射、重力等條件的影響,可以在人類無法進入或生存的環境中完成人類無法完成的探測任務。適用于國防及民用多個領域。整個系統以遙控小車裝置為基礎,通過配置在上面的攝像頭實現圖像的采集及對行車道的檢測,通過配置的紅外測溫儀探測環境和目標的溫度,具有一定的智能性。其明顯的優點是可以通過網絡遠程控制小車運行及采集現場的溫度、圖像等相關信息,完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領域、遠程監控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統的基礎上,提出了基于FPGA的智能小車遠程監控方案。采用FPGA來實現,可以充分利用現有的IP核,功能擴展容易,設計開發成本低,上市時間快,修改方便,甚至可以遠程重構系統。與單片機相比,集成度高,可靠性好,調試和維護方便。 論文主要內容包括以下幾個部分:在對智能小車功能分析的基礎上,設計了硬件系統,并在FPGA上構建了基于Nios Ⅱ的嵌入式系統,配置了SPI、串行口和以太網接口模塊和驅動程序,以及各種存儲器。移植了μClinux操作系統,配置嵌入式Web服務器,編寫CGI程序,設計了動態網頁;并對行車道檢測系統進行了研究,在DSP Builder中構建了該模塊,并在Matlab中進行了仿真。在研究數碼相機模塊和紅外測溫模塊的基礎上,編寫了圖像采集和溫度測量程序以及小車運動控制程序,并對系統進行了調試,初步達到通過Internet實現遠程監控的目的。

    標簽: FPGA 智能小車

    上傳時間: 2013-08-05

    上傳用戶:cjf0304

  • 華為通信電源技術基礎

    本課程通過對通信電源網絡結構及基本配置的介紹,配合例題及防護的案例講解,引導學員了解并掌握通信電源的基本知識及基本維護方法。學完本課程后,學員能夠:了解通信電源在通信網絡中的種類及地位;掌握交直流電源的配置;掌握通信電源中各模塊的基本功能;掌握通信電源的基本防護方法。   作為通信系統的"心臟",通信電源在通信局(站)中具有無可比擬的重要地位。它包含的內容非常廣泛,不僅包含48V直流組合通信電源系統,而且還包括DC/DC二次模塊電源,UPS不間斷電源和通信用蓄電池等。通信電源的核心基本一致,都是以功率電子為基礎,通過穩定的控制環設計,再加上必要的外部監控,最終實現能量的轉換和過程的監控。通信設備需要電源設備提供直流供電。電源的安全、可靠是保證通信系統正常運行的重要條件。

    標簽: 華為 通信電源 技術基礎

    上傳時間: 2013-04-24

    上傳用戶:妄想演繹師

主站蜘蛛池模板: 无为县| 团风县| 日喀则市| 集安市| 宁城县| 普宁市| 永城市| 平顺县| 丰宁| 神木县| 安陆市| 石楼县| 郓城县| 忻州市| 定边县| 富川| 叙永县| 鄯善县| 孙吴县| 钦州市| 噶尔县| 金湖县| 谷城县| 怀远县| 仙居县| 铜鼓县| 嘉义市| 库车县| 阳江市| 姜堰市| 财经| 北碚区| 怀化市| 绿春县| 普安县| 云和县| 闻喜县| 长沙县| 富阳市| 富川| 南木林县|