久久久精品tv,久久国际精品,亚洲欧美日韩综合aⅴ视频

專用芯片

G729A語音編解碼算法研究及FPGA實現(xiàn).rar

語音編碼技術(shù)始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯(lián)合開發(fā)的，國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復雜度以便于實時實現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復雜度、較低的時延等優(yōu)點，G729A標準已被廣泛應用在VOIP網(wǎng)關(guān)、IP電話中。論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對G729A語音編碼中的線性預測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield Programmable Gate Array)實現(xiàn)進行了深入研究。論文首先對語音信號處理及其發(fā)展進行介紹，深入討論了G729A語音編解碼技術(shù)。第二，對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進行了研究，分析了在QuartusII開發(fā)平臺上進行FPGA設計的流程。第三，基于FPGA，對G729A編碼系統(tǒng)的LP分析部分做了具體設計，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進行了詳細的分析。第四，針對系統(tǒng)所使用的除法運算都是商小于1的特點，設計并實現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標芯片EP1S30F780C7上，對LP分析系統(tǒng)進行了驗證，證明了方案的可行性。

標簽： G729A FPGA 語音編解碼

上傳時間： 2013-06-20

上傳用戶：pwcsoft
基于FPGA的通用數(shù)字化音頻處理平臺的研究與實現(xiàn).rar

目前對數(shù)字化音頻處理的具體實現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級和在線配置不靈活等缺點。另一方面現(xiàn)有解決方案的設計主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數(shù)字化音頻處理平臺進行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設計工作流程，并對嵌入式音頻處理系統(tǒng)專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路，并將設計思路得以實現(xiàn)。完成了FPGA的設計及實現(xiàn)過程，包括：系統(tǒng)整體分析，設計流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個角度完善PCB板設計，給出了各個系統(tǒng)組成部分的詳細設計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環(huán)境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個功能模塊的實驗與分析等。實驗和分析結(jié)果論證了系統(tǒng)設計的合理性和實用性。本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實現(xiàn)音頻信號的數(shù)字化處理，從而可以將FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)點充分發(fā)揮于音頻信號處理領(lǐng)域。

標簽： FPGA 通用數(shù)字處理平臺

上傳時間： 2013-04-24

上傳用戶：lanwei
基于FPGA的藍牙HCIUART控制接口設計.rar

通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設用到異步串行接口一般采用專用集成電路實現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍牙主機控制器接口則是實現(xiàn)主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監(jiān)控場所，接口控制器在控制數(shù)據(jù)與計算機的傳輸上就起了至關(guān)重要的作用。論文針對信息技術(shù)的發(fā)展和開發(fā)過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統(tǒng)芯片中，并且整個設計緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價值。本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據(jù)UART和藍牙主機控制器接口的實現(xiàn)原理和設計指標要求進行系統(tǒng)設計，對系統(tǒng)劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發(fā)板上對系統(tǒng)進行功能驗證。實現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗證了結(jié)果，表明設計正確，功能良好，符合設計要求。

標簽： HCIUART FPGA 藍牙

上傳時間： 2013-07-13

上傳用戶：wfl_yy
FPGA芯片關(guān)鍵電路設計.rar

現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進行編程實現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內(nèi)廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產(chǎn)廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產(chǎn)業(yè)的保密和安全問題，因此在國內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢。基于上述現(xiàn)實狀況及國內(nèi)市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設計技術(shù)，并進行了實際的FPGA器件設計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎上進行具有6000有效門的FPGA的電路設計與仿真。論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復雜PLD等的基本結(jié)構(gòu)特點進行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術(shù)，另外還闡述了FPGA的集成度和速率等相關(guān)問題。并根據(jù)實際指標要求確定本文研究目標FPGA的基本結(jié)構(gòu)和它的編程技術(shù)，在華潤上華0.5μm標準CMOS工藝的基礎上，進行一款FPGA芯片的設計研究工作。進行了可編程邏輯單元的基本結(jié)構(gòu)的設計，并用CMOS邏輯和NMOS傳輸管邏輯實現(xiàn)了函數(shù)發(fā)生器、快速進位鏈和觸發(fā)器的電路設計，并對其進行了仿真，達到了預期的目標。

標簽： FPGA 芯片電路設計

上傳時間： 2013-08-01

上傳用戶：baitouyu
基于FPGA的圖像處理算法研究及硬件設計.rar

隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復配置的硬件模塊架構(gòu)，架構(gòu)包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進行調(diào)試和運行。在硬件架構(gòu)的基礎上本文實現(xiàn)了排序濾波，中值濾波，卷積運算及高斯濾波，形態(tài)學算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。整個設計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。

標簽： FPGA 圖像處理算法研究

上傳時間： 2013-07-29

上傳用戶：愛順不順
基于NiosⅡ的FPGACPU調(diào)試技術(shù)研究.rar

本文研究了基于Nios Ⅱ的FPGA-CPU調(diào)試技術(shù)。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調(diào)試系統(tǒng)的軟、硬件設計；對兩種不同類型的FPGA-CPU進行了實際調(diào)試，對實驗數(shù)據(jù)進行了分析。在硬件方面，為了控制和檢測FPGA-CPU，設計并實現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內(nèi)部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設備接口的設計；實現(xiàn)了調(diào)試系統(tǒng)的整體設計。在軟件方面，設計了調(diào)試監(jiān)控軟件，完成了對FPGA-CPU運行的控制和信號狀態(tài)的監(jiān)測。這些信號包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等；實現(xiàn)了多種模式下的FPGA-CPU調(diào)試支持單時鐘調(diào)試、單步調(diào)試和軟件斷點多種調(diào)試模式。此外，設計了專用的編譯軟件，實現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯，提高了調(diào)試效率。本文作者在實現(xiàn)了FPGA-CPU調(diào)試系統(tǒng)基礎上，對兩種指令系統(tǒng)不同、結(jié)構(gòu)迥異的FPGA-CPU進行實際調(diào)試。調(diào)試結(jié)果表明，這種基于IP核的可復用設計技術(shù)，能夠在一個FPGA芯片內(nèi)實現(xiàn)調(diào)試系統(tǒng)和FPGA-CPU的無縫連接，能夠有效地調(diào)試FPGA-CPU。

標簽： FPGACPU Nios 調(diào)試

上傳時間： 2013-08-04

上傳用戶：zhch602
基于FPGA的PCI總線接口橋接邏輯設計.rar

隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應用，這些應用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達到80MHz，取得了良好的效果。基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設計了內(nèi)部控制邏輯，并進行了相關(guān)的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設備驅(qū)動程序的設計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設備驅(qū)動程序時的一些關(guān)鍵技術(shù)。本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進行了整體方案的設計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。

標簽： FPGA PCI 總線接口

上傳時間： 2013-07-24

上傳用戶：ca05991270
基于實時鐘芯片的電子萬年歷的設計.zip

芯片資料，時鐘芯片的相關(guān)資料，希望大家多多指教，多多交流。

標簽： zip 時鐘芯片電子萬年歷

上傳時間： 2013-06-25

上傳用戶：天誠24
基于FPGA的DDS信號源的設計.rar

頻率合成技術(shù)廣泛應用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。現(xiàn)場可編程門陣列(FPGA)設計靈活、速度快，在數(shù)字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結(jié)構(gòu)特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點介紹DDS技術(shù)在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構(gòu)簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結(jié)果，并對此作了一定的分析。

標簽： FPGA DDS 信號源

上傳時間： 2013-07-05

上傳用戶：suxuan110425
U盤和SD卡文件管理控制芯片CH376.rar

CH376 是文件管理控制芯片，用于單片機系統(tǒng)讀寫U 盤或者SD 卡中的文件。

標簽： 376 CH U盤

上傳時間： 2013-05-26

上傳用戶：liglechongchong