該文進行的設(shè)計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實現(xiàn)對外圍IO的操作,硬件上包括設(shè)計一塊PCI接口卡并測試通過,軟件上實現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實現(xiàn)對外圍IO的操作.該文在比較幾種微機總線的基礎(chǔ)上,為了實現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進行設(shè)計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實現(xiàn)PCI接口卡設(shè)計.用VHDL語言對FPGA編程,采用模塊化的設(shè)計方法進行設(shè)計,用狀態(tài)機來控制PCI邏輯的時序.設(shè)計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計了PCI卡在Linux下的設(shè)備驅(qū)動程序,主要包括設(shè)備的注冊與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎(chǔ)上,設(shè)計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項目[2002A1040402]、廣東省科技攻關(guān)項目[2003C101002]、廣州市重大科技攻關(guān)計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
21天學(xué)通c++，c++快速入門書籍，Jesse Liberty著
標簽：
上傳時間： 2013-04-24
上傳用戶：完瑪才讓
隨著數(shù)字信號處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號處理系統(tǒng)的實現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個主要問題是：速度、設(shè)計規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號處理的實現(xiàn)方法被提出，其中基于FPGA的實現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號處理系統(tǒng)的實現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。本文分為兩個主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計的基本方法及設(shè)計流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計方式—基于SystemGenerator的設(shè)計方式，這種設(shè)計方式向數(shù)字信號處理系統(tǒng)的設(shè)計者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡化加法器圖，并結(jié)合實例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實現(xiàn)結(jié)構(gòu)在實現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點及其適用性，并給出了一個帶通濾波器的設(shè)計實例。 論文的研究成果已應(yīng)用于“北斗一號”導(dǎo)航定位接收機中。
標簽： FPGA 數(shù)字濾波器 實現(xiàn)技術(shù)
上傳時間： 2013-08-01
上傳用戶：Andy123456
激光測距是激光技術(shù)在軍事上最早和最成熟的應(yīng)用，自1961．年美國休斯飛機公司研制成功世界上第一臺激光測距機之后，激光測距技術(shù)發(fā)展迅速。如今，它已經(jīng)被廣泛運用于軍用領(lǐng)域和民用領(lǐng)域。為了進一步提高我國激光測距水平，研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機的一個重要參數(shù)。而激光測距機能否準確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統(tǒng)主要包括激光發(fā)射子系統(tǒng)、激光回波探測子系統(tǒng)、回波檢測與主控子系統(tǒng)、終端顯示子系統(tǒng)等組成。其中設(shè)計高精度激光回波檢測與主控子系統(tǒng)是實現(xiàn)高精度激光測距的核心問題。傳統(tǒng)激光回波檢測與主控子系統(tǒng)通常采用分立元件和小規(guī)模集成電路設(shè)計，電路復(fù)雜且精度較低。隨著數(shù)字電路設(shè)計技術(shù)的發(fā)展，已出現(xiàn)大規(guī)模可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。采用FPGA代替?zhèn)鹘y(tǒng)的分立元件和小規(guī)模集成電路來設(shè)計激光回波檢測與主控子系統(tǒng)，不僅提高了回波檢測精度，同時簡化了整個測距系統(tǒng)的設(shè)計。 本文研究了將激光回波信號直接送入FPGA進行檢測的方案。同時，采用這種方案設(shè)計了一種激光回波檢測系統(tǒng)，并把它成功運用在一引信項目中。這種方案電路設(shè)計簡單，易于實現(xiàn)。在實際應(yīng)用中，由于激光回波探測子系統(tǒng)只是完成由光信號到電信號的轉(zhuǎn)換及簡單放大，理論分析和試驗結(jié)果均表明，采用該方案進行回波檢測的精度較低，這種回波檢測方法也只能應(yīng)用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進行激光回波檢測方案的基礎(chǔ)上，設(shè)計了一種高精度激光回波檢測系統(tǒng)。文中介紹了其實現(xiàn)原理，理論上分析了該系統(tǒng)所能達到的回波檢測精度及整機測距系統(tǒng)的測距精度。與第一種方案相比，該方案引入了超高速數(shù)據(jù)采集電路。由于采樣速率高達lGsps，該方案實現(xiàn)的難點在于如何保證數(shù)據(jù)采集電路的穩(wěn)定工作。文中從總體方案的設(shè)計，到器件的選型，硬件電路板的實現(xiàn)等方面做了詳細的闡述，最終完成了系統(tǒng)硬件電路設(shè)計。接著介紹了系統(tǒng)程序設(shè)計。后面給出了試驗測試結(jié)果，該系統(tǒng)工作穩(wěn)定，性能良好。系統(tǒng)設(shè)計中引入的超高速數(shù)據(jù)采集電路有著廣泛的應(yīng)用，為其他相關(guān)設(shè)計提供了參考。最后，對全文做了工作總結(jié)，并給出了接下來的后續(xù)工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進一步研究提供了參考價值。
標簽： FPGA 激光 回波 中的應(yīng)用
上傳時間： 2013-06-13
上傳用戶：cy1109
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實時采集及預(yù)處理。基于對實時圖像處理系統(tǒng)的研究與設(shè)計，本文主要研究工作及成果如下： 1.本論文詳細的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時，針對高分辨率的CCD攝像機，探討了有關(guān)點目標與CCD像元一一對應(yīng)的圖像采集及其硬件和軟件設(shè)計方法。 2.本文分析了星圖中弱小目標、噪聲以及背景的特點，給出了點目標的場景圖像的數(shù)學(xué)模型及復(fù)雜背景下點目標檢測的預(yù)處理方法。針對星圖灰度分布的特點，采用高斯低通濾波算法和高通濾波算法對星圖進行預(yù)處理，同時還對圖像掃描聚類算法進行了研究與分析。 3.數(shù)字信號處理器常常因為在復(fù)雜性、運算速度等方面的限制，難以實時的實現(xiàn)復(fù)雜的檢測算法。本文采用FPGA技術(shù)，實現(xiàn)了復(fù)雜背景下弱點目標的預(yù)處理算法，解決了計算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題，同時采用并行高密度加法器和流水線的工作方式，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實際中取得滿意的結(jié)果。
上傳時間： 2013-07-03
上傳用戶：wang5829
數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應(yīng)用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實際的數(shù)字濾波器的設(shè)計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計； (4)設(shè)計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時間： 2013-07-19
上傳用戶：sjyy1001
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計中,用VHDL語言對高速復(fù)接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計硬件電路,設(shè)計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實驗調(diào)試中對FPGA的輸出數(shù)據(jù)進行檢驗,同時對設(shè)計方法進行驗證.驗證結(jié)果完全符合設(shè)計目標.應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時間： 2013-07-17
上傳用戶：wfl_yy
數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現(xiàn)最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標準方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
近年來LED顯示技術(shù)發(fā)展迅速,LED全彩顯示屏得到了廣泛的應(yīng)用.LED顯示技術(shù)涵蓋了微機控制、視頻、光學(xué)、機械和數(shù)字圖像處理等多種技術(shù).針對現(xiàn)有LED顯示系統(tǒng)數(shù)據(jù)傳輸和顯示存在的缺陷和開發(fā)難度,本文提出并實現(xiàn)了一種新型的LED顯示系統(tǒng)方案.該方案把ARM處理器應(yīng)用到LED顯示屏中,采用FPGA技術(shù)開發(fā)了LED顯示屏系統(tǒng).本文主要討論了利用網(wǎng)絡(luò)傳輸LED顯示數(shù)據(jù)的實現(xiàn)方法,包括嵌入式系統(tǒng)的設(shè)計以及TCP/IP協(xié)議的實現(xiàn)等分析和設(shè)計工作.全文分為七章,首先提出現(xiàn)有LED顯示系統(tǒng)數(shù)據(jù)傳輸和顯示存在的缺陷和開發(fā)難度,然后提出新的LED顯示系統(tǒng)方案,并論證該方案的可行性.接著闡述了作者采用的嵌入式系統(tǒng)的設(shè)計方法和過程.第三章和第四章是嵌入式系統(tǒng)的設(shè)計和TCP/IP協(xié)議的實現(xiàn),其中包括硬件和軟件的設(shè)計以及嵌入式操作系統(tǒng)μ C/OS-Ⅱ的移植.詳細地分析了基于LPC2214芯片的操作系統(tǒng)移植步驟和過程.本文使用的是1wIP網(wǎng)關(guān)協(xié)議,把其應(yīng)用于μ C/OS-Ⅱ,實現(xiàn)了LED顯示屏的網(wǎng)絡(luò)通信,還分析了RTL8019芯片的工作過程,編寫了有關(guān)驅(qū)動代碼.在第五章和第六章中闡述了LED顯示屏顯示原理和利用FPGA實現(xiàn)LED顯示的驅(qū)動開發(fā)過程,利用占空比法實現(xiàn)LED顯示屏的灰度顯示,使用VHDL語言描述LED顯示屏的灰度實現(xiàn)邏輯.最后根據(jù)本文的方案實現(xiàn)了LED顯示屏的彩色顯示,通過分析比較,該方案可行并且達到了預(yù)定的要求.
標簽： FPGA LED 嵌入式系統(tǒng) 中的應(yīng)用
上傳時間： 2013-04-24
上傳用戶：yoleeson
信息技術(shù)的不斷發(fā)展,對信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數(shù)問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現(xiàn)也成為一個關(guān)注的方面.該文按照確定有限域、選取曲線參數(shù)、劃分結(jié)構(gòu)模塊、優(yōu)化模塊算法、實現(xiàn)模塊設(shè)計,驗證模塊功能的順序進行書寫.為了硬件實現(xiàn)上的方便,設(shè)計選擇了含有Ⅱ型優(yōu)化正規(guī)基的伽略域GF(2191),并在該域上構(gòu)造了隨機的橢圓曲線.根據(jù)層次化、結(jié)構(gòu)化的設(shè)計思路,將橢圓曲線上的標量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設(shè)計思路,主要針對有限域上的乘法運算進行了重要的改進,并對加法群中的標量乘運算的算法進行了分析、證明,以達到面積優(yōu)化和快速執(zhí)行的效果.具體設(shè)計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進行電路設(shè)計.完成了各個模塊的設(shè)計輸入和仿真.設(shè)計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標量乘法模塊的具體設(shè)計結(jié)構(gòu)框圖.并且根據(jù)橢圓曲線的標量乘特點,提出了合適的驗證方案.該設(shè)計完成了橢圓曲線上的標量乘法運算.設(shè)計主要針對資源受限的應(yīng)用環(huán)境:改進了有限域上的乘法運算、使用了沒有預(yù)處理的標量乘算法.改進后的橢圓曲線標量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標量乘法運算需要567.69us.該次設(shè)計的結(jié)果可以直接用來構(gòu)造橢圓曲線上的簽名、驗證、密鑰交換等算法.
上傳時間： 2013-05-24
上傳用戶：zhuo0008
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
