隨著集成電路的設計規(guī)模越來越大，F(xiàn)PGA為了滿足這種設計需求，其規(guī)模也越做越大，傳統(tǒng)平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰(zhàn)，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統(tǒng)的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，F(xiàn)PGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù)，從而達到減少布線所需的通道數(shù)。該算法和以前的算法相比較，無論從面積，還是通道數(shù)方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現(xiàn)某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數(shù)，采用較好的目標函數(shù)來達到較優(yōu)結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
IPC-A-610D是目前全球范圍內應用最為廣泛的電子組裝標準。 IPC-A-610D用全彩照片和插圖形象地羅列了電子組裝行業(yè)通行的工藝標準，是所有質保和組裝部門必備的法典。 該標準內容涵蓋無鉛焊接、元器件極性和通孔的焊接標準、表面貼裝和分立導線組件、機械組裝、清潔、標記、涂覆以及層壓板要求。 IPC-A-610對所有的質檢員、操作員和培訓人員來說都具有很大的借鑒意義。 D版本中新增了超過730幅關于可接受性標準的插圖，其清晰度和準確度都經(jīng)過了嚴格的審核。
上傳時間： 2013-05-17
上傳用戶：源弋弋
當今電子系統(tǒng)的設計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發(fā)調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設計流程后，依據(jù)調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現(xiàn)方案，模塊化的設計方法大大縮短了調制解調器的開發(fā)周期。 在SOPC技術開發(fā)調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調試成功后，經(jīng)過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-05-28
上傳用戶：koulian
matlab仿真中移相變壓器的正確連接方式，五相，每相移位12度
上傳時間： 2013-07-31
上傳用戶：萬有引力
protel99元件庫元件名稱及中英對照.doc
上傳時間： 2013-04-24
上傳用戶：gououo
書中以國家“3C”認證為出發(fā)點，引出產品對電磁兼容的基本要求，給出相關產品所必須進行的電磁兼容測試項目及所采用測試標準。本書無意成為現(xiàn)有標準的翻版，而希望成為讀者在學習、理解和掌握標準時的一種補充。為此，書中重點說明每種試驗的目的、作者對標準的理解、試驗中對試驗儀器的要求、必須有的試驗配置、正確的試驗方法和對標準的點評等。考慮到國內眾多企業(yè)在開展電磁兼容試驗的同時，也在考慮試驗場地的建設，為此本書也選編了部分這方面的內容，說明了各種場地的特點、主要技術指標及選用中的注意事項。
上傳時間： 2013-07-09
上傳用戶：gmh1314
cortex在rvmdk中設置方式，及STM32在RVMDK中入門講解之開發(fā)環(huán)境的建立
上傳時間： 2013-06-10
上傳用戶：sh19831212
教你如何在Cadence Pspice中使用變壓器
上傳時間： 2013-05-23
上傳用戶：飛翔的胸毛
正交頻分復用（OFDM）是一種無線環(huán)境下的高速傳輸技術，它使用一系列低速子載波并行傳輸數(shù)據(jù)，具有抗多徑干擾的能力、能以很高的頻譜利用率實現(xiàn)高速數(shù)據(jù)傳輸?shù)葍?yōu)點。數(shù)字音頻廣播（DAB）系統(tǒng)中采用OFDM調制技術。 本文首先概述了OF'DM的基本原理和實現(xiàn)方法，分析了DAB中不同模式下OFDM調制的參數(shù)和特點。實現(xiàn)OFDM的核心技術是快速傅立葉變換（FFT）。本文在分析研究了多種FFT算法的基礎上選擇了最適合FPGA實現(xiàn)的，滿足DAB系統(tǒng)中OFDM調制要求的FFT算法，即將2048點FFT分解為基-4和基-2混合基算法。 本文研究重點是使用FPGA實現(xiàn)2048點復數(shù)FFT處理器。2048點FFT由五級基-4運算和一級基-2運算組成。針對這一算法以及FPGA特點，進行系統(tǒng)結構設計、各個模塊設計、FPGA實現(xiàn)和測試。一個基-4和基-2復用的蝶形運算模塊是整個FFT處理器的核心部分。此外系統(tǒng)還包括：系統(tǒng)控制模塊，地址產生模塊，RAM和ROM。本文特別針對2048點按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數(shù)據(jù)地址和旋轉因子地址生成的方法。 仿真和驗證表明，運算的結果可以達到一定的精度要求，運算速度滿足系統(tǒng)要求，說明該OFDM調制器的設計是可行的，可以應用于DAB系統(tǒng)中
標簽： OFDM 數(shù)字音頻廣播 調制
上傳時間： 2013-06-05
上傳用戶：star_in_rain
激光光譜探測是激光偵查、激光告警、污染物檢測等領域中采用的重要技術。通過對來襲激光的光譜特征進行識別，可以為光電對抗提供依據(jù)。本文在分析和研究現(xiàn)有激光光譜探測技術的基礎上，提出了通過非掃描M-Z干涉法來獲取激光信號的相干圖，并對該圖進行快速傅立葉變換，從而實時獲得激光光譜的技術。 在研究中，由M-Z干涉具形成的激光干涉條紋經(jīng)CCD相機轉換后以時間序列依次輸出電信號，該時間序列的快速傅立葉變換用FPGA實現(xiàn)。論文依據(jù)告警系統(tǒng)響應時間和信噪比的要求，確定了探測器陣列的結構類型和有關參數(shù)；設計了CCD相機和FPGA的接口電路；編寫了數(shù)據(jù)傳輸和存儲模塊。 在快速傅立葉變換的實現(xiàn)上，首先確定了采用基2按時間抽取的方法作為實現(xiàn)算法；應用型號為XC3S400的FPGA芯片，依靠ISE8.1軟件開發(fā)平臺，用硬件語言編寫了精度為10位，序列長度為512點的快速傅里葉變換程序，并將所有程序成功下載到FPGA的配置芯片中。 此外，論文還設計了顯示、電壓轉換、FPGA配置電路。最后，對設計的快速傅里葉變換模塊進行了測試，將FPGA運算結果與理論計算結果進行了比較，結果表明FPGA計算結果達到應有的精度，運行速度可以滿足激光光譜的實時探測要求。
上傳時間： 2013-08-04
上傳用戶：hzy5825468
