編譯器設計之路源代碼，使用C開發的pascal語言的編譯器
上傳時間： 2016-12-06
上傳用戶：心狠誰來不
QT學習之路(全).pdf
標簽： qt
上傳時間： 2022-04-03
上傳用戶：
從零開啟大學生電子設計之路——基于Launchpad口袋實驗平臺，書籍
標簽： launchpad
上傳時間： 2022-06-18
上傳用戶：aben
經典書籍Python機器學習及實踐從零開始通往Kaggle競賽之路，高清晰PDF版本
上傳時間： 2022-06-20
上傳用戶：
Atmel芯片的LINUX菜鳥調試之路目標很明確：1.先直接下載官方的.Bin文件運行，看運行效果2.自己編譯官方源碼，得到.bin文件運行，看運行效果是否和官方的.bin文件一致。3.可以自行修改官方源碼，得到自己設計板子的.bin文件并運行成功。其中bootstrap對于VXworks同樣適用如果是自己做的板子，那么就直接從本文檔的第二個階段開始看即可。首先擁有一塊Atmel的開發板，開發板一般可以向廠家申請（沒有開發板也行，只要你有Atmel的任意一款，自己設計的也可以，可以運行操作系統的板子，例如9260，9200，9625，9G45，9X25等等都行，方法都一樣），此處使用的是AT91SAM9X5-EK，開發板的主CPU是AT91SAM9X25。板子是Atmel官方提供的。要調試板子需要一些對應的軟件環境。1CPU核心板可以貼SAM9G15，SAM9G25，SAM9G35，SAM9×25，SAM9X35等幾個PlIN-TO-PIN的片子，他們的管腳PCB封裝兼容2頻率CPU為400MHZ，總線133MHZ3晶振時鐘晶振12MHZ，32.768KHZ4RAM用的是1Gbit=1204/8=128MB的（DDR2）（miro 美光1.8V的MT47H64M16HR，16位的64M*16bit/8=128MB）5NAND用的是2Gbit=2048/8=256MB的FLASH（miro美光3.3V的MT29F2G08AAD，8位的）6Dataflash SPl的Dataflash是32Mbits=32/8=4MB的7EEPROM EEPROM是512Kbits是512/8=64KB的
上傳時間： 2022-07-24
上傳用戶：
Android編程從程序員到架構師的高手之路-高煥堂Sundy（全部234課） -2015-04-01 20:08 黑馬28期Android全套視頻無加密完整版-8期 -2015-04-01 20:08 黑馬JavaEE + Android就業班視頻【60G】andorid27
標簽： 光敏傳感器
上傳時間： 2013-05-16
上傳用戶：eeworm
網上關于Altera的教程很多，可謂浩如煙海。大體來說有兩類：一是，step by step的指導如何操作Quartus軟件，這類方法的優點是上手快，但卻有知其然不知其所以然之惑；二是，從一個很高的起點分析一些具體問題，優點是有深度，但也把大部分初學者拒之門外，不知路在何方。本系列教程的宗旨是在力求全面介紹Altera及其QuartusⅡ軟件原理的基礎上，對何如使用Altera FPGA進行基礎設計、時序分析、驗證、優化四大方面進行講解。本篇為時序篇，推薦用兩天時間掌握。其余的，基礎篇需一天，驗證、優化各需兩天，一共七天。本教程大部分內容參考翻譯 altera 官方handbook和對應的paper等資料，1.2、1.4、1.6、2.1系熱心網友riple所創，筆者基本原文引用，只為閱讀流暢性和更易理解做了少許改動，如造成原作者的不適，可聯系筆者刪除之。后續教程視讀者反映情況進行適當調整和發布。
上傳時間： 2022-07-27
上傳用戶：
網上關于Altera的教程很多，可謂浩如煙海。大體來說有兩類：一是，step by step的指導如何操作Quartus軟件，這類方法的優點是上手快，但卻有知其然不知其所以然之惑；二是，從一個很高的起點分析一些具體問題，優點是有深度，但也把大部分初學者拒之門外，不知路在何方。本系列教程的宗旨是在力求全面介紹Altera及其QuartusII軟件原理的基礎上，對何如使用AlteraFPGA進行基礎設計、時序分析、驗證、優化四大方面進行講解。本篇為基礎篇，推薦用一天時間掌握。還有三大類各需兩天，一共七天。本教程大部分內容參考翻譯 altera 官方handbook和對應的paper等資料，也有部分章節系熱心網友所創，筆者基本原文引用，只為閱讀流暢性做了少許改動，如造成原作者的不適，可聯系筆者刪除之。后續教程視讀者反映情況進行適當調整和發布。
上傳時間： 2022-07-27
上傳用戶：XuVshu
隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間： 2013-04-24
上傳用戶：1047385479
