用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
標簽： Verilog HDL 全加器 語言
上傳時間： 2015-05-02
上傳用戶：zukfu
這是ARM嵌入式開發中定時器的源碼，相信對你有幫助
標簽： ARM 嵌入式開發 定時器 源碼
上傳時間： 2015-05-08
上傳用戶：nairui21
C和H文件都包含在DOC文件中,下載后用編譯器編譯即可.或作為了解讀寫器編程用.
標簽： 編譯器 編譯
上傳時間： 2014-02-02
上傳用戶：gonuiln
這是一個很簡單的使用java寫的從ase文件中提取tecplot可以使用的格式的文件轉換器。
標簽： tecplot java ase 文件轉換
上傳時間： 2013-12-18
上傳用戶：2404
青島市城市遠程集超系統中的手持器程序，用的是KEIL C7.0，用了北京天石的操作系統，是一個典型的嵌入式POS的程序，包含了常見手持器的基本功能，如用了紅外1。1版本的通信協議，接觸，射頻卡讀寫等。
標簽： 城市 遠程 手持
上傳時間： 2015-05-13
上傳用戶：liansi
整型寄存器中的值被解釋為有符號的二進制補碼數，而reg寄存器或時間寄存器中的值被解釋為無符號數。實數和實數時間類型寄存器中的值被解釋為有符號浮點數。
標簽： 寄存器 二進制 符號 補碼
上傳時間： 2015-05-17
上傳用戶：13215175592
matlab在系統辨識中的應用: 利用六級移位寄存器產生的M序列
標簽： matlab M序列 系統辨識 中的應用
上傳用戶：Late_Li
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
壓縮包內為本人寫的(2,1,3)卷積碼編碼器和維特比(viterbi)譯碼器.編碼器和譯碼器分別封裝在一個類中,每個類的方法和變量均有注解
標簽： viterbi 編碼器 譯碼器 卷積碼
上傳時間： 2014-11-28
上傳用戶：xieguodong1234
Freescale 08系列單片機的定時器模塊C語言源代碼。可直接應用在工程項目中做為參考。
標簽： Freescale C語言 單片機 定時器
上傳用戶：JasonC
蟲蟲下載站版權所有 京ICP備2021023401號-1
