用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
上傳時間： 2015-05-02
上傳用戶：zukfu
資源簡介：指令譯碼電路的設計。 主要用在數字電路的設計中。 所用語言為Verilog HDL.
上傳時間： 2015-05-02
上傳用戶：h886166
資源簡介：D觸發器的設計 主要用在時序電路中。 所用語言為Verilog HDL.
上傳時間： 2014-06-23
上傳用戶：ywqaxiwang
資源簡介：題目：電子時鐘的設計 一、實驗目的： 1． 掌握多位計數器相連的設計方法。 2． 掌握十進制、六十進制、二十四進制計數器的設計方法。 3． 繼續鞏固多位數碼管的驅動及編碼。 4． 掌握揚聲器的驅動 5． 掌握EPLD技術的層次化設計方法 二、實驗要求：...
上傳時間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：實現一位加法器的設計，假設輸入參數為A,B，則輸出為A,B的和
上傳時間： 2017-01-02
上傳用戶：baiom
資源簡介：C語言是一門非常有用高級語言,是您踏上計算機學習之路的必修課,幾乎所有的計算機考試都要用到C語言,C語言以其強大的功能一直獨領編程語言的先鋒。C語言學習系統是一款C語言輔助學習軟件，其功能強大，界面友好，能讓您在短時間內學懂，學通C語言。C語言學習系...
上傳時間： 2014-01-22
上傳用戶：nanxia
資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：超前進位加法器的設計
上傳時間： 2013-10-19
上傳用戶：shen_dafa
資源簡介：用vHDL語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：xiaohuanhuan
資源簡介：二線制變送器的設計資料。用PTC和K型熱電耦實現二線制變送器。
上傳時間： 2015-10-05
上傳用戶：壞壞的華仔
資源簡介：本書講述了一位自考生在考研究生的過程中,經歷的種種困難,痛苦和挫折.
上傳時間： 2015-10-12
上傳用戶：kbnswdifs
資源簡介：介紹一種基于單片機控制的多功能直流穩壓電源的設計方案。該電源簡單易用 ,精度高、成 本低 ,可以用作信號發生器 ,產生輸出正弦波、方波、三角波、鋸齒波等多種波形信號 通過軟件升級很容 易實現功能擴展。
上傳時間： 2015-10-14
上傳用戶：franktu
資源簡介：1． 本程序演示在國際象棋中馬在8×8的棋盤中的任一個方格,按馬走棋規則進行移動,每個方格只進入一次,走遍盤上全部64個方格,將求得的路線用數字表示在一個8×8的方陣中,并輸出這個方陣
上傳時間： 2013-12-21
上傳用戶：小碼農lz
資源簡介：VHD設計實例8位加法器的設計分頻電路數字秒表的設計
上傳時間： 2014-08-10
上傳用戶：yyq123456789
資源簡介：一款運行在linux上的象棋游戲。用GTK/GNOME環境下用GLADE開發。
上傳時間： 2015-11-25
上傳用戶：從此走出陰霾
資源簡介：該文檔是QUICKLOGIC的一篇關于用FPGA實現DDS的設計指導。
上傳時間： 2013-12-20
上傳用戶：123啊
資源簡介：除法器的設計本文所采用的除法原理是：對于八位無符號被除數A，先對A轉換成高八位是0低八位是A的數C，在時鐘脈沖的每個上升沿C 向左移動一位，最后一位補零，同時判斷C的高八位是否大于除數B，如是則C的高八位減去B，同時進行移位操作，將C的第二位置1。否則...
上傳時間： 2014-11-23
上傳用戶：皇族傳媒
資源簡介：1 8位加法器的設計 2 分頻電路 3 數字秒表的設計
上傳時間： 2014-01-02
上傳用戶：hn891122
資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
上傳時間： 2017-01-24
上傳用戶：縹緲
資源簡介：這是一種描述加法器的VHDL描述。已經試用過。
上傳時間： 2017-04-07
上傳用戶：徐孺
資源簡介：除法器的設計本文所采用的除法原理是：對于八位無符號被除數A，先對A轉換成高八位是0低八位是A的數C，在時鐘脈沖的每個上升沿C 向左移動一位，最后一位補零，同時判斷C的高八位是否大于除數B，如是則C的高八位減去B，同時進行移位操作，將C的第二位置1。否則...
上傳時間： 2017-07-20
上傳用戶：redmoons
資源簡介：18b20四位小數溫度顯示,18b20四位小數溫度顯示
上傳時間： 2013-12-15
上傳用戶：zgu489
資源簡介：位加法器的Verilog程序與4×4 乘法器的Verilog描述！！！
上傳時間： 2013-12-21
上傳用戶：ruixue198909
資源簡介：指令集仿真器是目前嵌入式系統研究中一個極其重要的領域，一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真，而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素，在現有的指令集仿...
上傳時間： 2013-08-02
上傳用戶：宋桃子
資源簡介：應用vHDL語言進行加法器的設計，比較器的設計，隨著vHDL語言的應用越來越廣泛，其重要性也更加明確。希望對大家有所幫助。
上傳時間： 2015-11-11
上傳用戶：gut1234567
資源簡介：一:需求分析 1. 問題描述 魔王總是使用自己的一種非常精練而抽象的語言講話,沒人能聽懂,但他的語言是可逐步解釋成人能聽懂的語言,因為他的語言是由以下兩種形式的規則由人的語言逐步抽象上去的: --------------------------------------------------------...
上傳時間： 2014-12-02
上傳用戶：jkhjkh1982
資源簡介：本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50％的奇數分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現。 關鍵詞：半整數，可控分頻器，VHDL, FPGA
上傳時間： 2015-11-27
上傳用戶：tyler
資源簡介：在LON網程序設計中使用Neuron C語言。Neuron C是一種基于ANSIC且帶有網絡通信和高級硬件設備接口擴展語句的高級語言。它增加了對I/O、事件處理、消息傳遞和分散數據目標的支持， 擴充了包括軟定時器、網絡變量、顯示消息、一個多任務調度程序以及其它各具特點...
上傳時間： 2013-12-20
上傳用戶：dragonhaixm
資源簡介：設計模式--可復用面向對象軟件的基礎 本書設計實例從面向對象的設計中精選出23個設計模式，總結了面向對象設計中最有價值的經驗，并且用簡潔可復用的形式表達出來。本書分類描述了一組設計良好，表達清楚的軟件設計模式，這些模式在實用環境下有特別有用。
上傳時間： 2016-08-05
上傳用戶：lanwei
資源簡介：《設計模式可復用面向對象軟件的基礎》本書設計實例從面向對象的設計中精選出23個設計模式，總結了面向對象設計中最有價值的經驗，并且用簡潔可復用的形式表達出來。本書分類描述了一組設計良好，表達清楚的軟件設計模式，這些模式在實用環境下有特別有用。
上傳時間： 2014-11-29
上傳用戶：guanliya
