用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設(shè)計(jì)中。
資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設(shè)計(jì)中。
上傳時(shí)間： 2015-05-02
上傳用戶：zukfu
資源簡介：指令譯碼電路的設(shè)計(jì)。 主要用在數(shù)字電路的設(shè)計(jì)中。 所用語言為Verilog HDL.
上傳時(shí)間： 2015-05-02
上傳用戶：h886166
資源簡介：D觸發(fā)器的設(shè)計(jì) 主要用在時(shí)序電路中。 所用語言為Verilog HDL.
上傳時(shí)間： 2014-06-23
上傳用戶：ywqaxiwang
資源簡介：題目：電子時(shí)鐘的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康模? 1． 掌握多位計(jì)數(shù)器相連的設(shè)計(jì)方法。 2． 掌握十進(jìn)制、六十進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。 3． 繼續(xù)鞏固多位數(shù)碼管的驅(qū)動(dòng)及編碼。 4． 掌握揚(yáng)聲器的驅(qū)動(dòng) 5． 掌握EPLD技術(shù)的層次化設(shè)計(jì)方法 二、實(shí)驗(yàn)要求：...
上傳時(shí)間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：實(shí)現(xiàn)一位加法器的設(shè)計(jì)，假設(shè)輸入?yún)?shù)為A,B，則輸出為A,B的和
上傳時(shí)間： 2017-01-02
上傳用戶：baiom
資源簡介：C語言是一門非常有用高級(jí)語言,是您踏上計(jì)算機(jī)學(xué)習(xí)之路的必修課,幾乎所有的計(jì)算機(jī)考試都要用到C語言,C語言以其強(qiáng)大的功能一直獨(dú)領(lǐng)編程語言的先鋒。C語言學(xué)習(xí)系統(tǒng)是一款C語言輔助學(xué)習(xí)軟件，其功能強(qiáng)大，界面友好，能讓您在短時(shí)間內(nèi)學(xué)懂，學(xué)通C語言。C語言學(xué)習(xí)系...
上傳時(shí)間： 2014-01-22
上傳用戶：nanxia
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達(dá)到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計(jì)和實(shí)現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時(shí)間： 2017-08-18
上傳用戶：love_stanford
資源簡介：超前進(jìn)位加法器的設(shè)計(jì)
上傳時(shí)間： 2013-10-19
上傳用戶：shen_dafa
資源簡介：用vHDL語言設(shè)計(jì)CPU中的一部分：加法器的設(shè)計(jì)，包括多種加法器的設(shè)計(jì)方法！內(nèi)容為英文
上傳時(shí)間： 2015-06-11
上傳用戶：xiaohuanhuan
資源簡介：二線制變送器的設(shè)計(jì)資料。用PTC和K型熱電耦實(shí)現(xiàn)二線制變送器。
上傳時(shí)間： 2015-10-05
上傳用戶：壞壞的華仔
資源簡介：本書講述了一位自考生在考研究生的過程中,經(jīng)歷的種種困難,痛苦和挫折.
上傳時(shí)間： 2015-10-12
上傳用戶：kbnswdifs
資源簡介：介紹一種基于單片機(jī)控制的多功能直流穩(wěn)壓電源的設(shè)計(jì)方案。該電源簡單易用 ,精度高、成 本低 ,可以用作信號(hào)發(fā)生器 ,產(chǎn)生輸出正弦波、方波、三角波、鋸齒波等多種波形信號(hào) 通過軟件升級(jí)很容 易實(shí)現(xiàn)功能擴(kuò)展。
上傳時(shí)間： 2015-10-14
上傳用戶：franktu
資源簡介：1． 本程序演示在國際象棋中馬在8×8的棋盤中的任一個(gè)方格,按馬走棋規(guī)則進(jìn)行移動(dòng),每個(gè)方格只進(jìn)入一次,走遍盤上全部64個(gè)方格,將求得的路線用數(shù)字表示在一個(gè)8×8的方陣中,并輸出這個(gè)方陣
上傳時(shí)間： 2013-12-21
上傳用戶：小碼農(nóng)lz
資源簡介：VHD設(shè)計(jì)實(shí)例8位加法器的設(shè)計(jì)分頻電路數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2014-08-10
上傳用戶：yyq123456789
資源簡介：一款運(yùn)行在linux上的象棋游戲。用GTK/GNOME環(huán)境下用GLADE開發(fā)。
上傳時(shí)間： 2015-11-25
上傳用戶：從此走出陰霾
資源簡介：該文檔是QUICKLOGIC的一篇關(guān)于用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)指導(dǎo)。
上傳時(shí)間： 2013-12-20
上傳用戶：123啊
資源簡介：除法器的設(shè)計(jì)本文所采用的除法原理是：對(duì)于八位無符號(hào)被除數(shù)A，先對(duì)A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C，在時(shí)鐘脈沖的每個(gè)上升沿C 向左移動(dòng)一位，最后一位補(bǔ)零，同時(shí)判斷C的高八位是否大于除數(shù)B，如是則C的高八位減去B，同時(shí)進(jìn)行移位操作，將C的第二位置1。否則...
上傳時(shí)間： 2014-11-23
上傳用戶：皇族傳媒
資源簡介：1 8位加法器的設(shè)計(jì) 2 分頻電路 3 數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2014-01-02
上傳用戶：hn891122
資源簡介：RS(204,188)譯碼器的設(shè)計(jì) 異步FIFO設(shè)計(jì) 偽隨即序列應(yīng)用設(shè)計(jì) CORDIC數(shù)字計(jì)算機(jī)的設(shè)計(jì) CIC的設(shè)計(jì) 除法器的設(shè)計(jì) 加羅華域的乘法器設(shè)計(jì)
上傳時(shí)間： 2017-01-24
上傳用戶：縹緲
資源簡介：這是一種描述加法器的VHDL描述。已經(jīng)試用過。
上傳時(shí)間： 2017-04-07
上傳用戶：徐孺
資源簡介：除法器的設(shè)計(jì)本文所采用的除法原理是：對(duì)于八位無符號(hào)被除數(shù)A，先對(duì)A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C，在時(shí)鐘脈沖的每個(gè)上升沿C 向左移動(dòng)一位，最后一位補(bǔ)零，同時(shí)判斷C的高八位是否大于除數(shù)B，如是則C的高八位減去B，同時(shí)進(jìn)行移位操作，將C的第二位置1。否則...
上傳時(shí)間： 2017-07-20
上傳用戶：redmoons
資源簡介：18b20四位小數(shù)溫度顯示,18b20四位小數(shù)溫度顯示
上傳時(shí)間： 2013-12-15
上傳用戶：zgu489
資源簡介：位加法器的Verilog程序與4×4 乘法器的Verilog描述！！！
上傳時(shí)間： 2013-12-21
上傳用戶：ruixue198909
資源簡介：指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿...
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
資源簡介：應(yīng)用vHDL語言進(jìn)行加法器的設(shè)計(jì)，比較器的設(shè)計(jì)，隨著vHDL語言的應(yīng)用越來越廣泛，其重要性也更加明確。希望對(duì)大家有所幫助。
上傳時(shí)間： 2015-11-11
上傳用戶：gut1234567
資源簡介：一:需求分析 1. 問題描述 魔王總是使用自己的一種非常精練而抽象的語言講話,沒人能聽懂,但他的語言是可逐步解釋成人能聽懂的語言,因?yàn)樗恼Z言是由以下兩種形式的規(guī)則由人的語言逐步抽象上去的: --------------------------------------------------------...
上傳時(shí)間： 2014-12-02
上傳用戶：jkhjkh1982
資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計(jì)方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
上傳時(shí)間： 2015-11-27
上傳用戶：tyler
資源簡介：在LON網(wǎng)程序設(shè)計(jì)中使用Neuron C語言。Neuron C是一種基于ANSIC且?guī)в芯W(wǎng)絡(luò)通信和高級(jí)硬件設(shè)備接口擴(kuò)展語句的高級(jí)語言。它增加了對(duì)I/O、事件處理、消息傳遞和分散數(shù)據(jù)目標(biāo)的支持， 擴(kuò)充了包括軟定時(shí)器、網(wǎng)絡(luò)變量、顯示消息、一個(gè)多任務(wù)調(diào)度程序以及其它各具特點(diǎn)...
上傳時(shí)間： 2013-12-20
上傳用戶：dragonhaixm
資源簡介：設(shè)計(jì)模式--可復(fù)用面向?qū)ο筌浖幕A(chǔ) 本書設(shè)計(jì)實(shí)例從面向?qū)ο蟮脑O(shè)計(jì)中精選出23個(gè)設(shè)計(jì)模式，總結(jié)了面向?qū)ο笤O(shè)計(jì)中最有價(jià)值的經(jīng)驗(yàn)，并且用簡潔可復(fù)用的形式表達(dá)出來。本書分類描述了一組設(shè)計(jì)良好，表達(dá)清楚的軟件設(shè)計(jì)模式，這些模式在實(shí)用環(huán)境下有特別有用。
上傳時(shí)間： 2016-08-05
上傳用戶：lanwei
資源簡介：《設(shè)計(jì)模式可復(fù)用面向?qū)ο筌浖幕A(chǔ)》本書設(shè)計(jì)實(shí)例從面向?qū)ο蟮脑O(shè)計(jì)中精選出23個(gè)設(shè)計(jì)模式，總結(jié)了面向?qū)ο笤O(shè)計(jì)中最有價(jià)值的經(jīng)驗(yàn)，并且用簡潔可復(fù)用的形式表達(dá)出來。本書分類描述了一組設(shè)計(jì)良好，表達(dá)清楚的軟件設(shè)計(jì)模式，這些模式在實(shí)用環(huán)境下有特別有用。
上傳時(shí)間： 2014-11-29
上傳用戶：guanliya
