系統(tǒng)控制協(xié)處理器是MIPS體系結構CPU中必需的一個單元模塊。它最主要的功能就是利用一系列特權寄存器記錄當前CPU所處的狀態(tài)，負責異常/中斷處理，提供指令正常執(zhí)行所需的環(huán)境。本文論述了一個實現(xiàn)MIPS 4Kc指令集CPU中系統(tǒng)控制協(xié)處理器的設計，包括對特權寄存器寫操作的實現(xiàn)，精確異常處理機制和全定制后端物理設計。關鍵詞：32位嵌入式CPU，系統(tǒng)控制協(xié)處理器，精確異常處理，流水線，全定制MIPS體系結構中的系統(tǒng)控制協(xié)處理器簡稱CP0，它提供指令正常執(zhí)行所需的環(huán)境，進行異常/中斷處理、高速緩存填充、虛實地址轉換、操作模式轉換等操作。單從硬件的角度而言，系統(tǒng)控制協(xié)處理器對指令集的作用就相當于操作系統(tǒng)對應用程序的作用一樣。
標簽：
CPU
嵌入式
協(xié)處理器
系統(tǒng)控制
上傳時間：
2014-11-22
上傳用戶：daijun20803
