·PID參數(shù)自整定在溫度控制系統(tǒng)中的應(yīng)用
標(biāo)簽： PID 參數(shù) 中的應(yīng)用 自整定
上傳時(shí)間： 2013-04-24
上傳用戶：guobing123
·智能控制在電機(jī)調(diào)速系統(tǒng)中的應(yīng)用
標(biāo)簽： 智能控制 中的應(yīng)用 電機(jī)調(diào)速系統(tǒng)
上傳時(shí)間： 2013-06-17
上傳用戶：R50974
通過MSP430單片機(jī)控制VS1003播放SD卡中的音樂。
標(biāo)簽： 1003 MSP 430 VS
上傳時(shí)間： 2013-08-02
上傳用戶：x4587
WinAVR中自帶的延時(shí)函數(shù)說明 WinAVR中自帶的延時(shí)函數(shù)說明
標(biāo)簽： WinAVR 延時(shí)函數(shù)
上傳時(shí)間： 2013-06-14
上傳用戶：Late_Li
uCOS II在AVR單片機(jī)中移植的關(guān)鍵技術(shù)
標(biāo)簽： uCOS AVR 單片機(jī) 關(guān)鍵技術(shù)
上傳用戶：6546544
關(guān)于電路中3V與5V混合連接的一些方法和電路介紹
標(biāo)簽： 邏輯接口
上傳時(shí)間： 2013-05-21
上傳用戶：dave520l
處理3x3中值濾波，代碼分模塊，很好的硬件實(shí)現(xiàn)方法。
標(biāo)簽： verilog 3x3 中值濾波
上傳時(shí)間： 2013-07-23
上傳用戶：nunnzhy
影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討,能幫組FPGA的設(shè)計(jì)
標(biāo)簽： FPGA 時(shí)鐘
上傳時(shí)間： 2013-08-05
上傳用戶：wkxiian
講解了在FPGA中時(shí)序設(shè)計(jì)時(shí)應(yīng)該注意的問題，并分享了設(shè)計(jì)經(jīng)驗(yàn)
標(biāo)簽： FPGA 時(shí)序設(shè)計(jì)
上傳時(shí)間： 2013-08-06
上傳用戶：竺羽翎2222
基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)中的關(guān)鍵問題研究，適合用fpga研究神經(jīng)網(wǎng)絡(luò)的工程人員參考
標(biāo)簽： FPGA 神經(jīng)網(wǎng)絡(luò) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-08-07
上傳用戶：13215175592
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
