符合能量星標準的電源電路圖符合能量星標準的電源電路圖符合能量星標準的電源電路圖
標簽： 電源電路
上傳時間： 2021-12-09
上傳用戶：
文檔為設計并實現兩路相位可調方波信號發生器總結文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，
標簽： 信號發生器
上傳時間： 2022-06-26
上傳用戶：jason_vip1
路透串口通訊程序，路透串口通訊程序 路透串口通訊程序 路透串口通訊程序 路透串口通訊程序
上傳時間： 2016-01-01
上傳用戶：朗朗乾坤
本文件包括多路選擇器器建模，譯碼器實驗程序，加法器實驗程序，比較器實驗程序，計數器建模，I2C接口標準建模源碼，串行接口RS232標準建模源碼標準，LCM建模源碼，時鐘６分頻源碼，串并轉化源碼。 ，對于硬件設計初學者來說有一定的參考價值。
上傳時間： 2014-01-21
上傳用戶：stvnash
這個并串轉換代碼是依靠同步狀態機來實現其控制的。其實并串轉換在實際的電路中使用還是比較多的，尤其在通信線路方面的復用和分解方面，原理上就是一個串并轉換和并串轉換的過程。舉個簡單的例子，計算機串口發送數據的過程，如果滿足發送條件了，其實就是一個并串轉換的過程了。好了，廢話不說，看代碼就是。 寫完一看，一個并串轉換居然搞了這么大，有點失敗。但是整個代碼已經通過了后仿真，而且思路還是比較清楚的，可靠性和穩定性方面也應該沒有問題滴，呵呵。不過說老實話，里面有些信號是確實可以去掉的，不過后來就懶得改了。如果誰想要實際的工程中用的話可以改一下。
上傳時間： 2013-12-29
上傳用戶：SimonQQ
時用VB或則VC開發串口或并口書籍源代碼，對于學習串并口通訊知識有所幫助
上傳時間： 2017-04-01
上傳用戶：yangbo69
這個并串轉換代碼是依靠同步狀態機來實現其控制的。其實并串轉換在實際的電路中使用還是比較多的，尤其在通信線路方面的復用和分解方面，原理上就是一個串并轉換和并串轉換的過程。舉個簡單的例子，計算機串口發送數據的過程，如果滿足發送條件了，其實就是一個并串轉換的過程了。好了，廢話不說，看代碼就是。
上傳時間： 2014-01-04
上傳用戶：腳趾頭
一．產品描述 提供10個觸摸感應按鍵及兩線式串列界面，並有中斷輸出INT腳與MCU聯繫。特性上對於防水和抗干擾方面有很優異的表現! 二。產品特色 1. 工作電壓範圍：3.1V – 5.5V 2. 工作電流：3mA@5V 3. 10 個觸摸感應按鍵 4. 提供串列界面 SCK、SDA、INT 作為與 MCU 溝通方式。 5. 可以經由調整 CAP 腳的外接電容，調整靈敏度，電容越大靈敏度越高 6.具有防水及水漫成片水珠覆蓋在觸摸按鍵面板，按鍵仍可有效判別 7. 內建 LDO 增加電源的抗干擾能力 三。產品應用 各種大小家電，娛樂產品 四．功能描述 1.VK3610IM 於手指按壓觸摸盤，在 60ms 內輸出對應按鍵的狀態。 2.單鍵優先判斷輸出方式處理, 如果 K1 已經承認了, 需要等 K1 放開後, 其他按鍵才能再被承認，同時間只有一個按鍵狀態會被輸出。 3.具有防呆措施, 若是按鍵有效輸出連續超過 10 秒, 就會做復位。 4.環境調適功能，可隨環境的溫濕度變化調整參考值，確保按鍵判斷工作正常。 5.可分辨水與手指的差異，對水漫與水珠覆蓋按鍵觸摸盤，仍可正確判斷按鍵動作。但水不可於按鍵觸摸盤上形成“水柱”，若如此則如同手按鍵一般，會有按鍵承認輸出。 6.內建 LDO 及抗電源雜訊的處理程序，對電源漣波的干擾有很好的耐受能力。 7.不使用的按鍵請接地，避免太過靈敏而產生誤動。
標簽： KEYS VK3610 SOP 10 16 IM VK 抗干擾
上傳時間： 2019-08-08
上傳用戶：szqxw1688
VIP專區-嵌入式/單片機編程源碼精選合集系列（59）資源包含以下內容：1. 工業控制中常用的PID算法C編寫的.2. 12232點陣信利液晶基本驅動程序.3. LCM-12864漢字液晶顯示驅動程序.4. C51編寫的1602顯示字符串程序.5. MSP430.6. 基于三星44b0box萬龍開發板的觸摸屏的驅動程序.7. 做熱表計量用.8. MSP430,常用中斷.9. MSP430段碼顯示.10. 用msp430驅動1621芯片的段碼液晶。.11. 深圳PXA270原理圖,PROTEL99SE格式.12. ALTERA PWM電路 這是一個ALTERA的PWM電路.13. Tinyos 的一個無線應用的實現非常好用 希望大家能夠喜歡.14. 內含C按鍵子程序.15. 并口的EPP模式模擬IIC接口.16. 直流電機PID控制程序,希望能幫助有需要的朋友..17. 這個源碼是用altera公司的開發工具NIOS II IDE開發的基于軟核處理器的AD、DA控制程序.18. 此源碼是利用altera公司的NIOS II IDE開發的.19. 此源碼是利用altera公司的nios II IDE開發的.20. 此源碼是用altera公司的nios II IDE開發的.21. 此源碼是利用altera公司的nios II IDE開發的源碼.22. DOS下提取字模的程序.23. 此工程項目用于測試鍵盤 下載并運行該工程項目后.24. ZigBee精簡概要 ZigBee精簡概要.25. ZigBee問答 ZigBee問答ZigBee問答.26. 剛接觸NIOS的時候學習NIOS串口通訊時候些的一個程序.27. MC9S12DG128.28. EZUSB FX2（Cy68013A）源碼.29. 一個好程序關于CPLD的直線插補在數字積分中的應用.30. C1L105.c驅動.31. HX8309驅動.32. S6D0118驅動.33. MT18G09J.34. TL1771驅動.35. 166QQ_K驅動.36. Protel99SE的簡明教程.Protel99SE是電路設計的入門軟件.37. TMS320F2812的BIOS時鐘的例程.38. 基于NIOS 軟核處理器的uClinux的移植.39. ATmega8515 avr控制有源蜂鳴器發聲的程序.40. 一個真正微型操作系統,比uCOS更小,只支持16個任務,但速度更快,所占資源更少..
上傳時間： 2013-04-15
上傳用戶：eeworm
并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
