<pre id="ye42e"></pre> 單片機串行口 單片機是一種集成在電路芯片，是采用超大規模集成電路技術把具有數據處理能力的中央處理器CPU隨機存儲器RAM、只讀存儲器ROM、多種I/O口和中斷系統、定時器/計時器等功能（可能還包括顯示驅動電路、脈寬調制電路、模擬多路轉換器、A/D轉換器等電路）集成到一塊硅片上構成的一個小而完善的計算機系統。
上傳時間： 2014-12-27
上傳用戶：x18010875091
單片機串行通信發射機 我所做的單片機串行通信發射機主要在實驗室完成,參考有關的書籍和資料，個人完成電路的設計、焊接、檢查、調試，再根據自己的硬件和通信協議用匯編語言編寫發射和顯示程序，然后加電調試，最終達到準確無誤的發射和顯示。在這過程中需要選擇適當的元件，合理的電路圖扎實的焊接技術，基本的故障排除和糾正能力，會使用基本的儀器對硬件進行調試，會熟練的運用匯編語言編寫程序，會用相關的軟件對自己的程序進行翻譯，并燒進芯片中，要與對方接收機統一通信協議，要耐心的反復檢查、修改和調試，直到達到預期目的。單片機串行通信發射機采用串行工作方式，發射并顯示兩位數字信息，既顯示00-99，使數據能夠在不同地方傳遞。硬件部分主要分兩大塊，由AT89C51和多個按鍵組成的控制模塊，包括時鐘電路、控制信號電路，時鐘采用6MHZ晶振和30pF的電容來組成內部時鐘方式，控制信號用手動開關來控制，P1口來控制，P2、P3口產生信號并通過共陽極數碼管來顯示，軟件采用匯編語言來編寫，發射程序在通信協議一致的情況下完成數據的發射，同時顯示程序對發射的數據加以顯示。畢業設計的目的是了解基本電路設計的流程，豐富自己的知識和理論，鞏固所學的知識，提高自己的動手能力和實驗能力，從而具備一定的設計能力。我做得的畢業設計注重于對單片機串行發射的理論的理解，明白發射機的工作原理，以便以后單片機領域的開發和研制打下基礎，提高自己的設計能力，培養創新能力，豐富自己的知識理論，做到理論和實際結合。本課題的重要意義還在于能在進一步層次了解單片機的工作原理，內部結構和工作狀態。理解單片機的接口技術，中斷技術，存儲方式，時鐘方式和控制方式，這樣才能更好的利用單片機來做有效的設計。我的畢業設計分為兩個部分，硬件部分和軟件部分。硬件部分介紹：單片機串行通信發射機電路的設計，單片機AT89C51的功能和其在電路的作用。介紹了AT89C51的管腳結構和每個管腳的作用及各自的連接方法。AT89C51 與MCS-51 兼容，4K字節可編程閃爍存儲器，壽命：1000次可擦，數據保存10年，全靜態工作：0HZ-24HZ，三級程序存儲器鎖定，128*8 位內部RAM，32 跟可編程I/O 線，兩個16 位定時/計數器，5 個中斷源，5 個可編程串行通道，低功耗的閑置和掉電模式，片內震蕩和時鐘電路，P0和P1 可作為串行輸入口，P3口因為其管腳有特殊功能，可連接其他電路。例如P3.0RXD 作為串行輸出口，其中時鐘電路采用內時鐘工作方式，控制信號采用手動控制。數據的傳輸方式分為單工、半雙工、全雙工和多工工作方式；串行通信有兩種形式，異步和同步通信。介紹了串行串行口控制寄存器，電源管理寄存器PCON，中斷允許寄存器IE，還介紹了數碼顯示管的工作方式、組成，共陽極和共陰極數碼顯示管的電路組成，有動態和靜態顯示兩種方式，說明了不同顯示方法與單片機的連接。再后來還介紹了硬件的焊接過程，及在焊接時遇到的問題和應該注意的方面。硬件焊接好后的檢查電路、不裝芯片上電檢查及上電裝芯片檢查。軟件部分：在了解電路設計原理后，根據原理和目的畫出電路流程圖，列出數碼顯示的斷碼表，計算波特率，設置串行口，在與接受機設置相同的通信協議的基礎上編寫顯示和發射程序。編寫完程序還要進行編譯，這就必須會使用編譯軟件。介紹了編譯軟件的使用和使用過程中遇到的問題，及在編譯后燒入芯片使用的軟件PLDA，后來的加電調試，及遇到的問題，在沒問題后與接受機連接，發射數據，直到對方準確接收到。在軟件調試過程中將詳細介紹調試遇到的問題，例如：通信協議是否相同，數碼管是否與芯片連接對應，計數器是否開始計數等。
上傳時間： 2013-10-19
上傳用戶：uuuuuuu
設計了一種基于C8051F005 單片機控制多路PZT(壓電陶瓷)的驅動電路，采用串行數據傳輸的方法，利用新型數模轉換器AD5308 具有8 通道DAC 輸出的特性，極大的簡化了電路設計，給出了硬件系統設計和軟件流程圖以及主要的軟件模塊設計。本電路主要用于自適應光學合成孔徑成像相位實時校正系統中。結果表明，該電路可以成功為12 路PZT 提供所需的驅動電壓。
上傳時間： 2013-10-19
上傳用戶：pans0ul
RS-232-C 是PC 機常用的串行接口,由于信號電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉換電路方能與TTL 電路連接。本產品(轉接器),可以實現任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無源電平轉接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點？傳輸電纜長度如何考慮？答： 計算機與計算機或計算機與終端之間的數據傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠程傳輸時，避免了多條線路特性的不一致而被廣泛采用。 在串行通訊時，要求通訊雙方都采用一個標準接口，使不同 的設備可以方便地連接起來進行通訊。 RS-232-C接口（又稱 EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國電子工業協會（EIA）聯合貝爾系統、 調制解調器廠家及計算機終端生產廠家共同制定的用于串行通訊的標準。它的全名是“數據終端設備（DTE）和數據通訊設備（DCE）之間串行二進制數據交換接口技術標準”該標準規定采用一個25 個腳的 DB25 連接器，對連接器的每個引腳的信號內容加以規定，還對各種信號的電平加以規定。(1) 接口的信號內容實際上RS-232-C 的25 條引線中有許多是很少使用的，在計算機與終端通訊中一般只使用3-9 條引線。(2) 接口的電氣特性 在RS-232-C 中任何一條信號線的電壓均為負邏輯關系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識別低至+3V 的信號作為邏輯“0”，高到-3V的信號 作為邏輯“1”(3) 接口的物理結構 RS-232-C 接口連接器一般使用型號為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設備與PC 機連接的RS-232-C 接口,因為不使用對方的傳送控制信號,只需三條接口線,即“發送數據”、“接收數據”和“信號地”。所以采用DB-9 的9 芯插頭座，傳輸線采用屏蔽雙絞線。(4) 傳輸電纜長度由RS-232C 標準規定在碼元畸變小于4%的情況下，傳輸電纜長度應為50 英尺，其實這個4%的碼元畸變是很保守的，在實際應用中，約有99%的用戶是按碼元畸變10-20%的范圍工作的，所以實際使用中最大距離會遠超過50 英尺，美國DEC 公司曾規定允許碼元畸變為10%而得出附表2 的實驗結果。其中1 號電纜為屏蔽電纜，型號為DECP.NO.9107723 內有三對雙絞線，每對由22# AWG 組成，其外覆以屏蔽網。2 號電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點？答： 由于RS-232-C 接口標準出現較早，難免有不足之處，主要有以下四點：（1） 接口的信號電平值較高，易損壞接口電路的芯片，又因為與TTL 電平不兼容故需使用電平轉換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時，波特率為20Kbps。（3） 接口使用一根信號線和一根信號返回線而構成共地的傳輸形式， 這種共地傳輸容易產生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標準值為50 英尺，實際上也只能 用在50 米左右。針對RS-232-C 的不足，于是就不斷出現了一些新的接口標準，RS-485 就是其中之一，它具有以下特點：1. RS-485 的電氣特性：邏輯“1”以兩線間的電壓差為+（2—6） V 表示；邏輯“0”以兩線間的電壓差為-（2—6）V 表示。接口信號電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數據最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅動器和差分接收器的組合，抗共模干能力增強，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標準值為4000 英尺，實際上可達 3000 米，另外RS-232-C接口在總線上只允許連接1 個收發器， 即單站能力。而RS-485 接口在總線上是允許連接多達128 個收發器。即具有多站能力,這樣用戶可以利用單一的RS-485 接口方便地建立起設備網絡。因RS-485 接口具有良好的抗噪聲干擾性，長的傳輸距離和多站能力等上述優點就使其成為首選的串行接口。 因為RS485 接口組成的半雙工網絡，一般只需二根連線，所以RS485接口均采用屏蔽雙絞線傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485 采用DB-9（針）。3. 采用RS485 接口時，傳輸電纜的長度如何考慮？答： 在使用RS485 接口時，對于特定的傳輸線經，從發生器到負載其數據信號傳輸所允許的最大電纜長度是數據信號速率的函數，這個 長度數據主要是受信號失真及噪聲等影響所限制。下圖所示的最大電纜長度與信號速率的關系曲線是使用24AWG 銅芯雙絞電話電纜（線 徑為0.51mm），線間旁路電容為52.5PF/M，終端負載電阻為100 歐 時所得出。（曲線引自GB11014-89 附錄A）。由圖中可知，當數據信 號速率降低到90Kbit/S 以下時，假定最大允許的信號損失為6dBV 時， 則電纜長度被限制在1200M。實際上，圖中的曲線是很保守的，在實 用時是完全可以取得比它大的電纜長度。 當使用不同線徑的電纜。則取得的最大電纜長度是不相同的。例 如：當數據信號速率為600Kbit/S 時，采用24AWG 電纜，由圖可知最 大電纜長度是200m，若采用19AWG 電纜（線徑為0。91mm）則電纜長 度將可以大于200m； 若采用28AWG 電纜（線徑為0。32mm）則電纜 長度只能小于200m。
上傳時間： 2013-10-11
上傳用戶：時代電子小智
基于Actel FPGA 的多串口擴展設計采用了Actel 公司高集成度，小體積，低功耗，低系統成本，高安全性和可靠性的小容量FPGA—A3P030 進行設計，把若干接口電路的功能集成到A3P030 中，實現了三路以上的串口擴展。該設計靈活性高，可根據需求靈活實現并行總線擴展三路UART 或者SPI 擴展三路UART，波特率可以靈活設置。
上傳時間： 2013-10-18
上傳用戶：JIEWENYU
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基礎上，提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議，對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化，為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調，完成了數據率為2.5Gbps的點對點高速傳輸，采用發送偽隨機碼測試，系統工作2小時，所測誤碼率小于10-12。
上傳時間： 2014-12-28
上傳用戶：wff
光突發交換（OBS）的提出，一定程度上滿足了對高速業務的需求，但由于交換結構中光路器件自身的特性以及信號的相互作用，其內部存在嚴重的串擾問題，阻礙了通信的進行，極大地限制了光突發交換的性能。為了進一步研究OBS光網絡節點結構中的串擾問題，仿真模擬了OBS網絡中基于擴展Benes光交換矩陣的節點串擾情況，證明了OBS網絡節點結構中，光交換矩陣本身、輸入輸出光纖數和每根光纖中的復用波長數都會不同程度的引起串擾的變化，從而影響整個光通信網絡的質量。
上傳時間： 2013-10-25
上傳用戶：dddddd55
基于Actel FPGA 的多串口擴展設計采用了Actel 公司高集成度，小體積，低功耗，低系統成本，高安全性和可靠性的小容量FPGA—A3P030 進行設計，把若干接口電路的功能集成到A3P030 中，實現了三路以上的串口擴展。該設計靈活性高，可根據需求靈活實現并行總線擴展三路UART 或者SPI 擴展三路UART，波特率可以靈活設置。
上傳時間： 2013-11-03
上傳用戶：924484786
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
