久久精品国产99久久,91啪国产在线,99精品全国免费观看视频软件

串行<b>存儲器</b>

注意：只有C代碼。串行驅動led顯示

注意：只有C代碼。串行驅動led顯示，一個74hc595位移寄存器驅動三極管驅動led位，兩個74hc595驅動led段，方式位5位x8段x2=10個數碼管5分頻，每次掃描時間位1.25ms

標簽： led C代碼串行驅動

上傳時間： 2017-04-19

上傳用戶：yulg
c8051f系列單片機的SPI 并行/串行通信源程序 Cygnal出的一種混合信號系統級單片機。片內含CIP－51的CPU內核

c8051f系列單片機的SPI 并行/串行通信源程序 Cygnal出的一種混合信號系統級單片機。片內含CIP－51的CPU內核，它的指令系統與MCS－51完全兼容。其中的C8051F020單片機含有64kB片內Flash程序存儲器，4352B的RAM、8個I／O端口共64根I／O口線、一個12位A／D轉換器和一個8位A／D轉換器以及一個雙12位D／A轉換器、2個比較器、5個16位通用定時器、5個捕捉／比較模塊的可編程計數／定時器陣列、看門狗定時器、VDD監視器和溫度傳感器等部分。C8051F020單片機支持雙時鐘，其工作電壓范圍為2．7～3．6V（端口I/O,RST和JTAG引腳的耐壓為5V）。與以前的51系列單片機相比，C8051F020增添了許多功能，同時其可靠性和速度也有了很大提高。

標簽： c8051f Cygnal SPI CIP

上傳時間： 2013-12-24

上傳用戶：Thuan
利用8051串行口

利用8051串行口，和并行輸出串行移位寄存器74LS164擴展一位數碼顯示在數碼顯示器上循環顯示0-9這10個數字。

標簽： 8051 串行口

上傳時間： 2014-01-25

上傳用戶：偷心的海盜
串行通信接口

串行通信接口，嵌入式隔離RS485收發器

標簽： 串行通信接口

上傳時間： 2017-06-07

上傳用戶：hwl453472107
RS-232、RS-422與RS-485都是串行數據接口標準

RS-232、RS-422與RS-485都是串行數據接口標準，最初都是由電子工業協會（EIA）制訂并發布的，RS-232在1962年發布，命名為EIA-232-E，作為工業標準，以保證不同廠家產品之間的兼容。RS-422由RS-232發展而來，它是為彌補RS-232之不足而提出的。為改進RS-232 通信距離短、速率低的缺點，RS-422定義了一種平衡通信接口，將傳輸速率提高到10Mb/s，傳輸距離延長到4000英尺（速率低于100kb/s時），并允許在一條平衡總線上連接最多10個接收器

標簽： RS 232 422 485

上傳時間： 2017-06-14

上傳用戶：gtzj
串行接收、提取GPS報文信息

串行接收、提取GPS報文信息，存于單片機內存單元。

標簽： GPS 串行接收

上傳時間： 2017-06-25

上傳用戶：邶刖
UART是一種廣泛應用于短距離、低速、低成本通信的串行傳輸接口.由于常用UART芯片比較復雜且移植性差,提出一種采用可編程器件FPGA實現UART的方法, 實現了對UART的模塊化設計.首先簡要介紹U

UART是一種廣泛應用于短距離、低速、低成本通信的串行傳輸接口.由于常用UART芯片比較復雜且移植性差,提出一種采用可編程器件FPGA實現UART的方法, 實現了對UART的模塊化設計.首先簡要介紹UART的基本特點,然后依據其系統組成設計頂層模塊,再采用有限狀態機設計接收器模塊和發送器模塊,所有功能的實現全部采用VHDL進行描述,并用Modelsim軟件對所有模塊仿真實現.最后將UART的核心功能集成到FPGA上,使整體設計緊湊,小巧,實現的UART功能穩定、可靠.

標簽： UART FPGA 應用于低速

上傳時間： 2013-12-01

上傳用戶：zuozuo1215
系統實驗板原理圖掌握七段碼顯示器硬件線路原理掌握用HD7279A 芯片實現顯示的編程方法 HD7279A 是一片具有串行接口的,可同時驅動8 位共陰式數碼管(或64 只獨立LED)的智能顯示

系統實驗板原理圖掌握七段碼顯示器硬件線路原理掌握用HD7279A 芯片實現顯示的編程方法 HD7279A 是一片具有串行接口的,可同時驅動8 位共陰式數碼管(或64 只獨立LED)的智能顯示驅動芯片該芯片同時還可連接多達64 鍵的鍵盤矩陣 HD7279A 內部含有譯碼器可直接接受16 進制碼HD7279A 還同時具有2 種譯碼方式HD7279A 還具有多種控制指令如消隱閃爍左移右移段尋址等

標簽： 7279A 7279 HD LED

上傳時間： 2014-01-23

上傳用戶：tedo811
SPI串行EEPROM系列中文數據手冊

說明：Microchip Technology Inc.采用存儲容量為1 Kb至1Mb的低電壓串行電可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外設接口（Serial Peripheral Interface，SPI）的串行總線架構，該系列器件支持字節級和頁級功能，存儲容量為512 Kb和1Mb的器件還通常與基于閃存的產品結合使用，具有扇區和芯片擦除功能。所需的總線信號為時鐘輸入（SCK）線、獨立的數據輸入（S1）線和數據輸出（SO）線。通過片選（CS）輸入信號控制對器件的訪問?？赏ㄟ^保持引腳（HOLD）暫停與器件的通信。器件被暫停后，除片選信號外的所有輸入信號的變化都將被忽略，允許主機響應優先級更高的中斷。整個SPI兼容系列器件都具有標準的8引腳PDIP和SOIC封裝，以及更高級的封裝，如8引腳TSSOP，MSOP.2x3DFN，5x6 DFN和6引腳SOT-23封裝形式。所有封裝均為符合RoHS標準的無鉛（霧錫）封裝。引腳圖（未按比例繪制）

標簽： spi eeprom

上傳時間： 2022-06-20

上傳用戶：fliang
高速串行SERDES以及應用介紹

SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路復用(TDM)、點對點的通信技術，即在發送端多路低速并行信號被轉換成高速串行信號，經過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。隨著對信息流量需求的不斷增長，傳統并行接口技術成為進一步提高數據傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術——SERDES正在取代傳統并行總線而成為高速接口技術的主流。本文闡述了介紹SERDES的架構、關鍵技術、SERDES硬件設計要點以及測試方法。

標簽： 高速 serdes

上傳時間： 2022-06-30

上傳用戶：