一名設(shè)計工程師怎樣才能真正充分利用串行I/O的各種技術(shù)呢？在開始設(shè)計之前，我們需要知道什么對于實(shí)現(xiàn)串行I/O是有益的。我們需要研究一些基于串行設(shè)計的單元器件，從而了解一下是否有現(xiàn)成的工具可以幫助實(shí)現(xiàn)串行I/O。
上傳時間： 2013-11-18
上傳用戶：杜瑩12345
采用Xilinx 公司Virtex- II Pro 系列FPGA 內(nèi)嵌得SERDES 模塊———RocketIO 作為高速串行協(xié)議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實(shí)現(xiàn)了兩板間基于數(shù)據(jù)幀的簡單高速串行傳輸, 并在ISE 環(huán)境中對整個協(xié)議進(jìn)行了仿真, 當(dāng)系統(tǒng)頻率為100MHz, 串行速率在2Gbps 時, 在驗(yàn)證板上用chipscope 抓取的數(shù)據(jù)表明能夠?qū)崿F(xiàn)兩板間數(shù)據(jù)的高速無誤串行傳輸。關(guān)鍵詞: RocketIO;高速串行傳輸;SERDES;協(xié)議
標(biāo)簽： RocketIO 高速串行 協(xié)議設(shè)計
上傳時間： 2013-10-21
上傳用戶：xy@1314
I2C串行總線的組成及工作原理
上傳時間： 2013-10-29
上傳用戶：1477849018@qq.com
MotorolaMC68HC11單片機(jī)與微機(jī)的串行通信設(shè)計
標(biāo)簽： MotorolaMC 68 11 HC
上傳時間： 2013-10-16
上傳用戶：dingdingcandy
AnyWhere是廣州致遠(yuǎn)電子技術(shù)有限公司（以下簡稱本公司）為解決當(dāng)前嵌入式系統(tǒng)研發(fā)所面臨的困境所提出的創(chuàng)新的編程模式，是面向設(shè)備的編程模式。AnyWhere面向設(shè)備的編程模式是由面向API的編程模式和面向端口的編程模式繼承發(fā)展而來的，具有兩者的優(yōu)點(diǎn)，避免了各自的缺點(diǎn)，同時極大地增強(qiáng)了組網(wǎng)能力。
上傳時間： 2013-11-01
上傳用戶：suicone
介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計和實(shí)現(xiàn)。通過將設(shè)計好的UART IP核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計的UART IP核可以正常工作。該設(shè)計方案為其他基于SoPC系統(tǒng)IP核的開發(fā)提供了一定的參考。
上傳時間： 2013-11-12
上傳用戶：894448095
用二端口S-參數(shù)來表征差分電路的特性■ Sam Belkin差分電路結(jié)構(gòu)因其更好的增益，二階線性度，突出的抗雜散響應(yīng)以及抗躁聲性能而越來越多地被人們采用。這種電路結(jié)構(gòu)通常需要一個與單端電路相連接的界面，而這個界面常常是采用“巴倫”器件（Balun），這種巴倫器件提供了平衡結(jié)構(gòu)-到-不平衡結(jié)構(gòu)的轉(zhuǎn)換功能。要通過直接測量的方式來表征平衡電路特性的話，通常需要使用昂貴的四端口矢量網(wǎng)絡(luò)分析儀。射頻應(yīng)用工程師還需要確定幅值和相位的不平衡是如何影響差分電路性能的。遺憾的是，在射頻技術(shù)文獻(xiàn)中，很難找到一種能表征電路特性以及衡量不平衡結(jié)構(gòu)所產(chǎn)生影響的好的評估方法。這篇文章的目的就是要幫助射頻應(yīng)用工程師們通過使用常規(guī)的單端二端口矢量網(wǎng)絡(luò)分析儀來準(zhǔn)確可靠地解決作為他們?nèi)粘９ぷ鞯牟罘蛛娐诽匦缘臏y量問題。本文介紹了一些用來表征差分電路特性的實(shí)用和有效的方法， 特別是差分電壓，共模抑制（CMRR），插入損耗以及基于二端口S-參數(shù)的差分阻抗。差分和共模信號在差分電路中有兩種主要的信號類型：差分模式或差分電壓Vdiff 和共模電壓Vcm（見圖2）。它們各自的定義如下[1]：• 差分信號是施加在平衡的3 端子系統(tǒng)中未接地的兩個端子之上的• 共模信號是相等地施加在平衡放大器或其它差分器件的未接地的端子之上。
上傳時間： 2013-10-14
上傳用戶：葉山豪
并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)
標(biāo)簽： 并行數(shù)據(jù) 串行數(shù)據(jù) 轉(zhuǎn)換
上傳時間： 2013-10-09
上傳用戶：liu123
QuartusII中利用免費(fèi)IP核的設(shè)計 作者：雷達(dá)室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點(diǎn)擊Next；
上傳時間： 2013-10-18
上傳用戶：909000580
為實(shí)現(xiàn)某專用接口裝置的接口功能檢測，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計簡潔、可靠。試驗(yàn)表明：該設(shè)計系統(tǒng)運(yùn)行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號設(shè)計
上傳時間： 2013-10-09
上傳用戶：小寶愛考拉
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
