128Mb以上的串行閃存被認為是電子產(chǎn)品滿足市場需求、增加更多功能的一個主要障礙，針對需要128Mb以上串行閃存的應(yīng)用要求，美光科技 (Micron Technology)推出一個簡單的獨一無二的擴容解決方案。這個解決方案可以把存儲容量輕松地擴大到4G或更大，完全兼容現(xiàn)有的串行外設(shè)接口(SPI)協(xié)議，無需重新設(shè)計主芯片的硬件。該解決方案優(yōu)于市場上現(xiàn)有的要求創(chuàng)建一個新的32位尋址模式的解決方案，因為創(chuàng)建新的尋址模式可能強迫設(shè)計人員修改軟硬件。
標簽： 串行閃存 大容量 存儲
上傳時間： 2013-12-20
上傳用戶：569342831
STR71x的BSPI與M25P10-A串行閃存通信
標簽： BSPI STR 71x 71
上傳時間： 2013-12-13
上傳用戶：Amygdala
74HC595 走馬燈演示程序 SDATA_595 EQU P1.0 串行數(shù)據(jù)輸入 SCLK_595 EQU P1.1 移位時鐘脈沖 RCK_595 EQU P1.2 輸出鎖存器控制脈沖
標簽： 595 EQU SDATA SCLK
上傳時間： 2013-12-24
上傳用戶：lili123
本程序為單片機控制LED串行靜態(tài)顯示程序 控制8個數(shù)碼管顯示8個數(shù)據(jù) 用的鎖存器為74ls164
標簽： LED 164 程序 74
上傳時間： 2014-09-02
上傳用戶：asasasas
說明： 本SD卡高度集成閃存,具備串行和隨機存取能力。可以通過專用優(yōu)化速度的串行接口訪問,數(shù)據(jù)傳輸可靠。接口允許幾個卡垛疊,通過他們的外部連接。接口完全符合最新的消費者標準,叫做SD卡系統(tǒng)標準,由SD卡系統(tǒng)規(guī)范定義。
標簽： SD卡 接口 標準 集成
上傳時間： 2013-12-10
上傳用戶：685
串行接收、提取GPS報文信息，存于單片機內(nèi)存單元。
標簽： GPS 串行接收
上傳時間： 2017-06-25
上傳用戶：邶刖
說明：Microchip Technology Inc.采用存儲容量為1 Kb至1Mb的低電壓串行電可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外設(shè)接口（Serial Peripheral Interface，SPI）的串行總線架構(gòu)，該系列器件支持字節(jié)級和頁級功能，存儲容量為512 Kb和1Mb的器件還通常與基于閃存的產(chǎn)品結(jié)合使用，具有扇區(qū)和芯片擦除功能。所需的總線信號為時鐘輸入（SCK）線、獨立的數(shù)據(jù)輸入（S1）線和數(shù)據(jù)輸出（SO）線。通過片選（CS）輸入信號控制對器件的訪問。可通過保持引腳（HOLD）暫停與器件的通信。器件被暫停后，除片選信號外的所有輸入信號的變化都將被忽略，允許主機響應(yīng)優(yōu)先級更高的中斷。整個SPI兼容系列器件都具有標準的8引腳PDIP和SOIC封裝，以及更高級的封裝，如8引腳TSSOP，MSOP.2x3DFN，5x6 DFN和6引腳SOT-23封裝形式。所有封裝均為符合RoHS標準的無鉛（霧錫）封裝。引腳圖（未按比例繪制）
標簽： spi eeprom
上傳時間： 2022-06-20
上傳用戶：fliang
基于USB的串行通信軟硬件設(shè)計
標簽： USB 串行通信 軟硬件設(shè)計
上傳時間： 2013-08-04
上傳用戶：eeworm
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 基于USB的串行通信軟硬件設(shè)計-41頁-0.8M.pdf
標簽： USB 0.8 41
上傳時間： 2013-07-19
上傳用戶：yatouzi118
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
標簽： FPGA 高速串行 接口模塊
上傳時間： 2013-04-24
上傳用戶：戀天使569
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<center id="y642c"></center>
