<video id="yupjf"></video>
三相電壓不平衡度是衡量電網(wǎng)電能質(zhì)量的一個重要指標(biāo)。在三相系統(tǒng)中，引起電壓不平衡的主要原因是發(fā)電機(jī)的輸出電壓不平衡和負(fù)載不平衡兩方面，電壓不平衡比較嚴(yán)重時(shí)，會給系統(tǒng)帶來諸多危害。近年來，STATCOM因其動態(tài)響應(yīng)速度快，電流諧波含量小，裝置體積小等優(yōu)點(diǎn)，在電壓不平衡補(bǔ)償中的應(yīng)用越來越廣。 首先本文研究了基于IGCT的STATCOM主電路。為了獲得更高的輸出電壓，通常需要將IGCT串聯(lián)使用。然而在器件串聯(lián)使用時(shí)，由于其特性的差異會產(chǎn)生暫態(tài)電壓分配不均衡，導(dǎo)致個別器件上產(chǎn)生過電壓而威脅器件的安全，嚴(yán)重時(shí)會燒毀器件。因此需要采用均壓電路來保證串聯(lián)結(jié)構(gòu)中電壓的平均分配。本文重點(diǎn)對IGCT串聯(lián)均壓電路和緩沖電路進(jìn)行了設(shè)計(jì)，在分析串聯(lián)均壓電路的同時(shí)，計(jì)算了吸收電容和吸收電阻的取值范圍。而后，對緩沖電路進(jìn)行了Pspice仿真，通過仿真驗(yàn)證了均壓電路的工作效果。結(jié)果表明，吸收電容和吸收電阻的取值合適，能夠?qū)GCT的串聯(lián)運(yùn)行起到很好的保護(hù)作用。本文還對100Kvar/660VSTATCOM的主電路進(jìn)行了參數(shù)設(shè)計(jì)，對IGCT的型號和各主要元件進(jìn)行了選擇。 本文重點(diǎn)研究了不平衡系統(tǒng)中STATCOM的控制策略。建立了基于IGCT的STATCOM的數(shù)學(xué)模型；根據(jù)STATCOM的電流暫態(tài)模型，對電流電壓進(jìn)行序分解，并做D—Q坐標(biāo)變換，建立STATCOM在靜止坐標(biāo)系下的正、負(fù)序數(shù)學(xué)模型。基于建立的負(fù)序模型，研究STATCOM在不平衡情況下的控制策略，本文采用無差拍控制方法；根據(jù)實(shí)際補(bǔ)償時(shí)遇到的問題：收斂速度慢、依賴固定的負(fù)載模型、魯棒性差等，對無差拍控制方法進(jìn)行了優(yōu)化設(shè)計(jì)。該優(yōu)化方法在傳統(tǒng)無差拍的基礎(chǔ)上引入了參考電流觀測器和狀態(tài)觀測器；文中具體設(shè)計(jì)了這個改進(jìn)無差拍控制器和其相關(guān)電路。經(jīng)分析與仿真驗(yàn)證了本文提出的優(yōu)化控制方法，將該方法應(yīng)用于STATCOM不平衡補(bǔ)償器，取得了良好的不平衡補(bǔ)償性能、快速的動態(tài)響應(yīng)和良好的魯棒性。
標(biāo)簽： STATCOM 不平衡
上傳時(shí)間： 2013-06-05
上傳用戶：abc123456.
控制器局域網(wǎng)(CAN)最初是由德國BOSCH公司為汽車的監(jiān)測、控制系統(tǒng)設(shè)計(jì)的。它是一種有效的支持分布式控制或者實(shí)時(shí)控制的串行通信網(wǎng)絡(luò)。由于其具有多主機(jī)、高性能以及高可靠性，CAN總線已經(jīng)廣泛應(yīng)用于汽車電子控制、過程控制、機(jī)械工業(yè)、紡織機(jī)械、機(jī)器人、數(shù)控機(jī)床、醫(yī)療器械以及傳感器等領(lǐng)域。CAN總線已經(jīng)形成國際標(biāo)準(zhǔn)，并已被公認(rèn)為幾種最有前途的現(xiàn)場總線之一。 另一方面，隨著電動車的技術(shù)的不斷發(fā)展，電動車已經(jīng)開始邁向了市場普及的道路。對于電動車電池的管理和維護(hù)越來越成為電動車發(fā)展的重點(diǎn)之一。由于CAN具有抗干擾性強(qiáng)、連接簡單、無主通信等特點(diǎn)，非常適合用來實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)的采集和傳輸。因此，本文利用CAN總線為基礎(chǔ)設(shè)計(jì)了一個電池實(shí)時(shí)數(shù)據(jù)采集與管理系統(tǒng)，經(jīng)分析、設(shè)計(jì)、編程和調(diào)試，在實(shí)際應(yīng)用中得以實(shí)現(xiàn)。 該系統(tǒng)主要包括數(shù)據(jù)采集層，數(shù)據(jù)傳輸層和用戶管理層三個部分。數(shù)據(jù)采集層的主要任務(wù)是電池實(shí)時(shí)數(shù)據(jù)的采集和發(fā)送；數(shù)據(jù)傳輸層的主要功能是通過CAN總線接收數(shù)據(jù)采集層發(fā)送的實(shí)時(shí)數(shù)據(jù)，并將其轉(zhuǎn)換成RS232串口協(xié)議發(fā)送到上位機(jī)；用戶管理層的主要功能是通過串口接收數(shù)據(jù)，實(shí)時(shí)顯示，存儲和分析。 論文完成的主要工作有： (1) 通過對系統(tǒng)需求的分析，將整個系統(tǒng)分為三個獨(dú)立的層，分別進(jìn)行了軟硬件設(shè)計(jì)，實(shí)現(xiàn)了系統(tǒng)的模塊化，增強(qiáng)了系統(tǒng)的應(yīng)用性； (2) 詳細(xì)的研究了CAN2.0B協(xié)議和SAE J1939協(xié)議，并在此基礎(chǔ)上，編寫了適合本設(shè)計(jì)的通訊協(xié)議； (3) 深入研究了MC9S12DG128芯片的硬件結(jié)構(gòu)和軟件設(shè)計(jì)方法； 本課題的創(chuàng)新點(diǎn)在于利用目前汽車工業(yè)廣泛采用的CAN總線協(xié)議，設(shè)計(jì)了一套簡單，高效，穩(wěn)定的電池?cái)?shù)據(jù)采集與管理系統(tǒng)，并在實(shí)際中得以應(yīng)用。在系統(tǒng)設(shè)計(jì)過程中將整個系統(tǒng)分為3個層，大大提升了系統(tǒng)的模塊化水平，有利于系統(tǒng)的擴(kuò)展和維護(hù)。
標(biāo)簽： CAN 總線 電池
上傳時(shí)間： 2013-07-07
上傳用戶：1417818867
串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信
標(biāo)簽： 串口通信 程序
上傳時(shí)間： 2013-05-20
上傳用戶：netwolf
51串口計(jì)算器，可以幫助大家很快計(jì)算串口相關(guān)數(shù)據(jù)如波特率
標(biāo)簽： 串口 計(jì)算器
上傳時(shí)間： 2013-04-24
上傳用戶：zzy7826
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì)，最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯能力。 最后設(shè)計(jì)了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
標(biāo)簽： 1553B FPGA 總線接口
上傳時(shí)間： 2013-06-04
上傳用戶：ayfeixiao
串口控件使用說明 本程序使用VC6.0的通用串口控件MSCOMM32.OCX來對發(fā)送到串口的數(shù)據(jù)進(jìn)行采集處理。主要使用方法 串口設(shè)置：m_Comm.SetSettings(“波特率，校驗(yàn)方式，數(shù)據(jù)位數(shù)，停止位數(shù)”) 取串口數(shù)據(jù)：m_Comm.GetInput() 你只首先要確定一個mscomm32.ocx控件在system目錄下并且該控件已經(jīng)被windows注冊，本程序才能正常運(yùn)行。
標(biāo)簽： 串口 溫度數(shù)據(jù)采集
上傳用戶：aappkkee
FPGA串口協(xié)議程序（VHDL語言實(shí)現(xiàn)），利用串口調(diào)試助手
標(biāo)簽： FPGA 串口協(xié)議 程序
上傳時(shí)間： 2013-07-10
上傳用戶：zhyiroy
玩轉(zhuǎn)51單片機(jī)的串口通訊.pdf玩轉(zhuǎn)51單片機(jī)的串口通訊.pdf
標(biāo)簽： 51單片機(jī) 串口通訊
上傳時(shí)間： 2013-05-18
上傳用戶：jjq719719
隨著電子技術(shù)的快速發(fā)展，各種電子設(shè)備對時(shí)間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面，時(shí)鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設(shè)備的采集數(shù)據(jù)進(jìn)行匯總和分析，得到各個采集點(diǎn)對同一事件的采集時(shí)間差異，通過對該時(shí)間差異的分析，最終做出對事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個采集設(shè)備不具有統(tǒng)一的時(shí)鐘基準(zhǔn)，那么得到的各個采集時(shí)間差異就不能反映出實(shí)際情況，中心主站也無法準(zhǔn)確地對事件進(jìn)行分析和判斷，甚至得出錯誤的結(jié)論。因此，時(shí)鐘同步是分布式采集系統(tǒng)正常運(yùn)作的必要前提。 目前國內(nèi)外時(shí)鐘同步領(lǐng)域常用的技術(shù)有GPS授時(shí)技術(shù)，鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時(shí)技術(shù)雖然精度高，抗干擾性強(qiáng)，但是由于需要專用的GPS接收機(jī)，若單純使用GPS 授時(shí)技術(shù)做時(shí)鐘同步，就需要在每個采集點(diǎn)安裝接收機(jī)，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù)，輸出信號的時(shí)鐘準(zhǔn)確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大，適合傳輸?shù)臅r(shí)間碼，但是由于其時(shí)間精度低，不適合應(yīng)用于高精度時(shí)鐘同步的系統(tǒng)。基于上述分析，本文結(jié)合這三種常用技術(shù)，提出了一種基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時(shí)的高精確度和高穩(wěn)定性，又具備IRIG-B時(shí)間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時(shí)鐘同步提供了一種新的解決方案。 本文中的設(shè)計(jì)采用了Ublox公司的精確授時(shí)GPS芯片LEA-5T，通過對GPS芯片串行時(shí)間信息解碼，獲得準(zhǔn)確的UTC時(shí)間，并實(shí)現(xiàn)了分布式采集系統(tǒng)中各個采集設(shè)備的精確時(shí)間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時(shí)鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術(shù)，將GPS 接收芯片輸出的高精度秒信號作為參考基準(zhǔn)，生成了與秒信號高精度同步的100MHZ 高頻時(shí)鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準(zhǔn)時(shí)標(biāo)志與GPS 秒信號同步，提高了IRIG-B 碼的時(shí)間精度。在分布式采集系統(tǒng)中，IRIG-B時(shí)間碼能直接通過串口或光纖將各個采集點(diǎn)時(shí)間與UTC時(shí)間統(tǒng)一，節(jié)約了各點(diǎn)布設(shè)GPS 接收機(jī)的高昂成本。最后，通過PC104總線對時(shí)鐘同步控制卡進(jìn)行了數(shù)據(jù)讀取和測試，通過實(shí)驗(yàn)結(jié)果的分析，提出了改進(jìn)方案。實(shí)驗(yàn)表明，改進(jìn)后的時(shí)鐘同步控制方案具有很高的時(shí)鐘同步精度，對時(shí)鐘同步技術(shù)有著重大的推進(jìn)意義！
標(biāo)簽： FPGA 分布式 采集
上傳時(shí)間： 2013-08-05
上傳用戶：lz4v4
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
