一個(gè)用VHDL語(yǔ)言編寫(xiě)的乘法器程序，望大家多多支持啊。
標(biāo)簽： VHDL 語(yǔ)言 編寫(xiě) 乘法器
上傳時(shí)間： 2015-12-09
上傳用戶(hù)：hewenzhi
這是一個(gè)復(fù)數(shù)乘法器，相信對(duì)經(jīng)常從事dsp信號(hào)處理的人士有幫助，該乘法器采用先進(jìn)的dspbuilder進(jìn)行建模，既簡(jiǎn)潔又實(shí)用。
標(biāo)簽： 乘法器
上傳時(shí)間： 2014-08-23
上傳用戶(hù)：qazxsw
基于FPGA的8位乘法器代碼,可以進(jìn)行四象限乘法
標(biāo)簽： FPGA 8位 乘法器 乘法
上傳時(shí)間： 2013-12-01
上傳用戶(hù)：youmo81
用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
標(biāo)簽： Verilog HDL GF C程序
上傳時(shí)間： 2016-01-15
上傳用戶(hù)：王楚楚
用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序
上傳用戶(hù)：chenbhdt
信號(hào)處理－濾波器設(shè)計(jì)（基于matlab和Mathmatica的設(shè)計(jì)方法）中關(guān)于無(wú)乘法器橢圓IIR濾波器設(shè)計(jì)的原創(chuàng)程序。
標(biāo)簽： Mathmatica matlab IIR 濾波器設(shè)計(jì)
上傳時(shí)間： 2016-01-19
上傳用戶(hù)：lyy1234
基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA移位相加硬件乘法器
標(biāo)簽： fpga VHDL sopc EDA
上傳時(shí)間： 2013-11-29
上傳用戶(hù)：13517191407
介紹了幾種常用的乘法器的設(shè)計(jì)，carry_save_mult，ripple_carry_mult等，壓縮包中包含結(jié)構(gòu)流程圖，用verilogHDL語(yǔ)言，采用modelsim仿真驗(yàn)證
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：pompey
關(guān)于硬件平臺(tái)實(shí)現(xiàn)乘法器的構(gòu)架的書(shū)，不錯(cuò)哦。
標(biāo)簽： 硬件平臺(tái) 乘法器 構(gòu)架
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：gxmm
講在乘法器實(shí)現(xiàn)當(dāng)中應(yīng)用最多的wallace樹(shù)比較好的網(wǎng)上資料
標(biāo)簽： wallace 乘法器 樹(shù) 比較
上傳時(shí)間： 2016-02-06
上傳用戶(hù)：huannan88
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
