亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

wallace

  • 講在乘法器實(shí)現(xiàn)當(dāng)中應(yīng)用最多的wallace樹比較好的網(wǎng)上資料

    講在乘法器實(shí)現(xiàn)當(dāng)中應(yīng)用最多的wallace樹比較好的網(wǎng)上資料

    標(biāo)簽: wallace 乘法器 比較

    上傳時(shí)間: 2016-02-06

    上傳用戶:huannan88

  • wallace是JPEG的定義者

    wallace是JPEG的定義者,描述了JPEG壓縮方式的定義。包括了BASELINE PROGRESSIVE等。

    標(biāo)簽: wallace JPEG 定義

    上傳時(shí)間: 2017-01-09

    上傳用戶:JIUSHICHEN

  • 一個(gè)關(guān)于wallace樹乘法器的論文

    一個(gè)關(guān)于wallace樹乘法器的論文,當(dāng)中展示了一種改進(jìn)后的wallace樹乘法器方案,相比原來占用晶體管更少,效率更高

    標(biāo)簽: wallace 乘法器 論文

    上傳時(shí)間: 2014-01-11

    上傳用戶:manlian

  • 18bit的booth乘法器 采用booth2編碼 wallace壓縮樹 以及超前進(jìn)位結(jié)合進(jìn)位選擇的36bit高性能加法器

    18bit的booth乘法器 采用booth2編碼 wallace壓縮樹 以及超前進(jìn)位結(jié)合進(jìn)位選擇的36bit高性能加法器

    標(biāo)簽: bit wallace booth2 booth

    上傳時(shí)間: 2017-01-13

    上傳用戶:firstbyte

  • 6 bit wallace reduction in verilog

    6 bit wallace reduction in verilog

    標(biāo)簽: reduction wallace verilog bit

    上傳時(shí)間: 2017-04-25

    上傳用戶:bcjtao

  • Electronics Design Checklist C) 2003 Hank wallace This is a checklist for electronics designers. T

    Electronics Design Checklist C) 2003 Hank wallace This is a checklist for electronics designers. The idea is for engineers and technicians to share experiences and create a detailed checklist, which the individual designer can pare down to meet his or her specific needs. There are many details that go into the making of a first-run design success, and this checklist helps prevent Murphy s gremlins from marring an otherwise healthy design.

    標(biāo)簽: Electronics electronics Checklist checklist

    上傳時(shí)間: 2017-06-17

    上傳用戶:ddddddos

  • wallace Tree Multiplier in VHDL for 4bit operation fully using structural language

    wallace Tree Multiplier in VHDL for 4bit operation fully using structural language

    標(biāo)簽: Multiplier structural operation language

    上傳時(shí)間: 2014-01-04

    上傳用戶:hfmm633

  • 紅外焦平面陣列非均勻校正算法研究及其FPGA硬件實(shí)現(xiàn)

      本文結(jié)合中國科技大學(xué)大規(guī)模集成電路實(shí)驗(yàn)室和中國科學(xué)院上海技術(shù)物理研究所合作的星載紅外相機(jī)項(xiàng)目,為了解決紅外相機(jī)上的不同波段的紅外探測(cè)元陣列存在的非均勻性問題,對(duì)紅外焦平面探測(cè)元陣列存在的非均勻性問題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理,重點(diǎn)研究和實(shí)現(xiàn)了定標(biāo)校正算法,通過對(duì)積分球定標(biāo)數(shù)據(jù)進(jìn)行深入的分析,將探測(cè)元分成線性探測(cè)元和非線性探測(cè)元,對(duì)線性探測(cè)元采用兩點(diǎn)校正法,對(duì)非線性探測(cè)元采用多點(diǎn)分段校正算法,在利用FPGA硬件實(shí)現(xiàn)非均勻校正時(shí),分析設(shè)計(jì)了基于乘法運(yùn)算和加法運(yùn)算的FPGA實(shí)現(xiàn),在基于乘加器運(yùn)算的FPGA實(shí)現(xiàn)中。設(shè)計(jì)出了乘法和加法整體運(yùn)算的乘加器,內(nèi)部采用流水線wallace樹壓縮結(jié)構(gòu),大大加快乘法和加法的速度。

    標(biāo)簽: FPGA 紅外焦平面 校正 算法研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:weddps

  • OFDM信道估計(jì)模塊運(yùn)算部件的FPGA設(shè)計(jì)

    正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing,OFDM)技術(shù)通過將整個(gè)信道分為多個(gè)帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信,子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號(hào)間干擾(ISI),通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實(shí)現(xiàn)的復(fù)雜度。由于其頻譜利用率高,抗多徑能力強(qiáng),在多種通信場(chǎng)合中都得到了應(yīng)用。雖然有著上述優(yōu)點(diǎn),但為了準(zhǔn)確的恢復(fù)信號(hào),信道估計(jì)是OFDM系統(tǒng)中必須實(shí)現(xiàn)的一環(huán)。 本文正是針對(duì)OFDM接收機(jī)中的信道估計(jì)模塊的運(yùn)算部件的實(shí)現(xiàn)進(jìn)行了研究。首先,研究了OFDM信道估計(jì)的LS算法,一階線性插值算法,二次多項(xiàng)式插值算法,建立了適用于寬帶通信系統(tǒng)的信道估計(jì)模塊模型。其次研究了加法器電路和乘法器電路的實(shí)現(xiàn),包括進(jìn)位行波加法器,曼徹斯特進(jìn)位鏈,超前進(jìn)位加法器和乘法原理,陣列乘法器,wallace樹乘法器及BOOTH編碼算法,并分析了各種電路的特性及優(yōu)缺點(diǎn)。接著研究了幾種主要的除法器設(shè)計(jì)算法,包括數(shù)字循環(huán)算法,基于函數(shù)迭代的算法,以及CORDIC算法,結(jié)合信道估計(jì)的特點(diǎn)選擇了函數(shù)迭代和CORDIC算法作為具體實(shí)現(xiàn)的方法。最后,在前面的設(shè)計(jì)的基礎(chǔ)上在FPGA芯片上實(shí)現(xiàn)了前面的設(shè)計(jì)方案。

    標(biāo)簽: OFDM FPGA 信道估計(jì) 模塊

    上傳時(shí)間: 2013-06-06

    上傳用戶:yyyyyyyyyy

  • 基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)研究

    隨著數(shù)字信號(hào)處理技術(shù)應(yīng)用的不斷深入,數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)面臨著很多挑戰(zhàn),其中面臨的四個(gè)主要問題是:速度、設(shè)計(jì)規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號(hào)處理的實(shí)現(xiàn)方法被提出,其中基于FPGA的實(shí)現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)為應(yīng)用背景,著重研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。本文分為兩個(gè)主要部分: 第一部分以Xilinx公司的FPGA為例,總結(jié)了FPGA設(shè)計(jì)的基本方法及設(shè)計(jì)流程,并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計(jì)方式—基于SystemGenerator的設(shè)計(jì)方式,這種設(shè)計(jì)方式向數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實(shí)現(xiàn)方法,直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次,討論了針對(duì)直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù),CSD編碼和系數(shù)分解,以及針對(duì)轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù),簡(jiǎn)化加法器圖,并結(jié)合實(shí)例給出了它們的優(yōu)化效果。再次,介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實(shí)現(xiàn)方法,二叉樹和wallace樹,并在wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu),這種實(shí)現(xiàn)結(jié)構(gòu)在實(shí)現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時(shí),使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實(shí)現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點(diǎn)及其適用性,并給出了一個(gè)帶通濾波器的設(shè)計(jì)實(shí)例。 論文的研究成果已應(yīng)用于“北斗一號(hào)”導(dǎo)航定位接收機(jī)中。

    標(biāo)簽: FPGA 數(shù)字濾波器 實(shí)現(xiàn)技術(shù)

    上傳時(shí)間: 2013-08-01

    上傳用戶:Andy123456

主站蜘蛛池模板: 子洲县| 抚顺市| 宜城市| 永修县| 松阳县| 涡阳县| 德江县| 长治市| 泉州市| 通海县| 大田县| 河西区| 南汇区| 西华县| 汾阳市| 巫溪县| 沽源县| 瑞金市| 蕲春县| 桑日县| 葵青区| 龙江县| 丽水市| 乌什县| 遂平县| 元氏县| 囊谦县| 盐津县| 万载县| 台东县| 榕江县| 明光市| 铁岭市| 乐陵市| 仪征市| 伊宁县| 偏关县| 揭阳市| 靖边县| 筠连县| 咸阳市|