該模型用于搭建了一個基于時分割乘法器的電子式電能表的模型
標簽： 模型 時分 乘法器 電子式
上傳時間： 2013-12-09
上傳用戶：趙云興
使用硬件實現(xiàn),效率較高的乘法器,通過FPGA驗證的
標簽： FPGA 硬件實現(xiàn) 效率 乘法器
上傳時間： 2013-12-10
上傳用戶：龍飛艇
16位乘法器 16位乘法器 16位乘法器
標簽： 乘法器
上傳時間： 2016-05-15
上傳用戶：yangbo69
clock_spliter 採用彈性設計 , 可調(diào)整週期寬度.
標簽： clock_spliter
上傳時間： 2013-12-27
上傳用戶：TF2015
里面是一個FIR濾波器的設計報告 里面有具體的 代碼 等等 加法器 乘法器 見發(fā)起 等等 承平
標簽： FIR 濾波器 報告 代碼
上傳時間： 2014-01-10
上傳用戶：iswlkje
FPGA可促進嵌入式系統(tǒng)設計改善即時應用性能，臺灣人寫的，關(guān)于FPGA應用的技術(shù)文章
標簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
《Windows 95 系統(tǒng)程式設計 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
標簽： Windows 95
上傳時間： 2014-11-14
上傳用戶：hakim
高效結(jié)構(gòu)的多輸入浮點乘法器在FPGA上的實現(xiàn)
標簽： FPGA 輸入 浮點 乘法器
上傳時間： 2013-11-28
上傳用戶：sammi
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設計教學文件
標簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間： 2016-06-13
上傳用戶：bjgaofei
八位乘法器VHDL語言實現(xiàn)。使用的工具的ISE7.1，實現(xiàn)八乘八的位相乘。
標簽： VHDL ISE 7.1 乘法器
上傳用戶：13517191407
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
