<strike id="icq4a"></strike>
javascript範(fàn)例show 表單設(shè)計(jì).動(dòng)態(tài)表現(xiàn)
標(biāo)簽： javascript show
上傳時(shí)間： 2016-07-02
上傳用戶：pompey
用VHDL語(yǔ)言編寫(xiě)的一個(gè)乘法器校程序 是基于BOOTH算法的
標(biāo)簽： BOOTH VHDL 語(yǔ)言 編寫(xiě)
上傳用戶：iswlkje
AD633 器件資料---------------- 四象限模擬乘法器，需要的都來(lái)下吧
標(biāo)簽： 633 AD 器件 四象限
上傳時(shí)間： 2014-01-20
上傳用戶：小鵬
booth乘法器： 16*16有符號(hào)乘法器，Booth編碼，簡(jiǎn)單陣列，Ripple Carry Adder
標(biāo)簽： booth 61550 16 乘法器
上傳時(shí)間： 2014-01-16
上傳用戶：努力努力再努力
脈動(dòng)乘法器：一個(gè)GF(2m)域上的Digit-Serial 脈動(dòng)結(jié)構(gòu)（Systolic）的乘法器
標(biāo)簽： Digit-Serial Systolic 脈動(dòng) 乘法器
上傳時(shí)間： 2014-11-24
上傳用戶：youth25
8*8乘法器及其測(cè)試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個(gè)作用：第一個(gè)是在求部分積單元時(shí)，當(dāng)編碼為3x時(shí)用來(lái)輸出部分積；另外一個(gè)是在將部分積加起來(lái)時(shí)，求3到6位時(shí)所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，這里用來(lái)分別計(jì)算積的7到11位和12到16位。 3． ultiplier_unit_4 這個(gè)模塊是用來(lái)實(shí)現(xiàn)部分積的，每一個(gè)模塊實(shí)現(xiàn)一個(gè)部分積的4位，因此一個(gè)部分積需要4個(gè)這個(gè)模塊來(lái)實(shí)現(xiàn)。總共需要12個(gè)這樣的模塊。 4．Multiplier_full_add 這是一位的全加器，在實(shí)現(xiàn)部分積相加的時(shí)候，通過(guò)全加器的陣列來(lái)實(shí)現(xiàn)的。
標(biāo)簽： ultipler_quick_add booth 乘法器 測(cè)試
上傳時(shí)間： 2016-07-12
上傳用戶：zhaiye
16*16有符號(hào)乘法器的 編碼方式：Booth編碼， 拓?fù)浣Y(jié)構(gòu)：簡(jiǎn)單陣列 加法器：Ripple Carry Adder
標(biāo)簽： 61548 Booth 16 符號(hào)
上傳時(shí)間： 2014-01-13
上傳用戶：com1com2
移位相加8位硬件乘法器電路設(shè)計(jì) 乘法器是數(shù)字系統(tǒng)中的基本邏輯器件，在很多應(yīng)用中都會(huì)出現(xiàn)如各種濾波器的設(shè)計(jì)、矩陣的運(yùn)算等。本實(shí)驗(yàn)設(shè)計(jì)一個(gè)通用的8位乘法器。
標(biāo)簽： 乘法器 移位 8位 硬件
上傳時(shí)間： 2016-07-27
上傳用戶：牛津鞋
好用的浮點(diǎn)乘法器，可完成32位IEEE格式的浮點(diǎn)乘法，經(jīng)過(guò)仿真通過(guò)
標(biāo)簽： 浮點(diǎn) 乘法器
上傳時(shí)間： 2014-01-03
上傳用戶：heart520beat
提供tiff檔案的讀取與轉(zhuǎn)換！內(nèi)含lib與dll及標(biāo)題檔等資料供設(shè)計(jì)者參考！
標(biāo)簽： tiff lib dll
上傳時(shí)間： 2016-08-11
上傳用戶：王小奇
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
