朋友,我是Jawen.看到先前上載的一套CPLD開發(fā)板的VHDL源碼挺受歡迎的,現(xiàn)在就將她的Verilog源碼也一并貢獻(xiàn)給大家:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數(shù)字時(shí)鐘
標(biāo)簽:
上傳時(shí)間:
2014-01-23
上傳用戶:wys0120