fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
標(biāo)簽： vhd fulladder adder multi
上傳時間： 2015-09-03
上傳用戶：上善若水
九十三學(xué)年 度 全國大學(xué)校院嵌入式軟體設(shè)計競賽 多媒體組決賽報告書 具效能與耗電可調(diào)適性之智慧型數 位相機(jī)
標(biāo)簽： 63886 63849 64001 嵌入式
上傳時間： 2014-11-29
上傳用戶：jjj0202
可用的4位乘法器，用VHDL在FPGA中實現(xiàn)
標(biāo)簽： 乘法器
上傳時間： 2013-12-27
上傳用戶：xhz1993
使用VHDL設(shè)計一個適用於ETSI OFDM的時間和頻率同步處理器
標(biāo)簽： VHDL ETSI OFDM
上傳時間： 2015-09-21
上傳用戶：luke5347
乘法器，用VHDL語言編碼，可能對你用處不是很大，但做為參考還是很大用處的
上傳時間： 2014-01-19
上傳用戶：wuyuying
32×32乘法器的一種設(shè)計.pdf32×32乘法器的一種設(shè)計.pdf
標(biāo)簽： 乘法器 32
上傳時間： 2014-11-30
上傳用戶：zm7516678
時序乘法器,8位x8位,vhdl語言.仿真驗證過了.多多交流!
標(biāo)簽： vhdl 時序 乘法器 仿真驗證
上傳時間： 2014-01-14
上傳用戶：lingzhichao
布思基四乘法器實現(xiàn),很好用,快來看,希望對大家有所幫助.
標(biāo)簽： 乘法器 家
上傳時間： 2015-10-12
上傳用戶：lanjisu111
4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計,最高優(yōu)先級編碼器
標(biāo)簽： 乘法器 8位 除法器 數(shù)據(jù)
上傳時間： 2014-12-07
上傳用戶：pompey
本源碼是高速并行乘法器的設(shè)計源碼，開發(fā)軟件為MAX+PLUS.輸入為兩個帶符號的二進(jìn)制數(shù)
標(biāo)簽： 源碼 乘法器 高速并行
上傳時間： 2015-10-18
上傳用戶：sunjet
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
