相 關(guān) 資 源

• 時(shí)序乘法器,8位x8位,vhdl語言.仿真驗(yàn)證過了.多多交流!免費(fèi)下載

  資源簡介：時(shí)序乘法器,8位x8位,vhdl語言.仿真驗(yàn)證過了.多多交流!

  標(biāo)簽： vhdl 時(shí)序 乘法器 仿真驗(yàn)證

  上傳時(shí)間： 2014-01-14

  上傳用戶：lingzhichao

• 1024點(diǎn)８位FFT的vhdl語言實(shí)現(xiàn)方式免費(fèi)下載

  資源簡介：1024點(diǎn)８位FFT的vhdl語言實(shí)現(xiàn)方式，大家可以參考一下。

  標(biāo)簽： 1024 vhdl FFT 語言

  上傳時(shí)間： 2015-06-09

  上傳用戶：lijinchuan

• 用vhdl語言仿真乘法器設(shè)計(jì)。能夠?qū)崿F(xiàn)一般乘法運(yùn)算。免費(fèi)下載

  資源簡介：用vhdl語言仿真乘法器設(shè)計(jì)。能夠?qū)崿F(xiàn)一般乘法運(yùn)算。

  標(biāo)簽： vhdl 語言 仿真 乘法器設(shè)計(jì)

  上傳時(shí)間： 2017-07-18

  上傳用戶：xuanchangri

• 乘法器在FPGA中的vhdl代碼實(shí)現(xiàn)教程免費(fèi)下載

  資源簡介：乘法器在FPGA中的vhdl代碼實(shí)現(xiàn)教程

  標(biāo)簽： FPGA vhdl 乘法器 代碼

  上傳時(shí)間： 2017-09-16

  上傳用戶：fredguo

• 由乘法器組成 單邊帶信號(hào)產(chǎn)生的 仿真源代碼 msm免費(fèi)下載

  資源簡介：由乘法器組成 單邊帶信號(hào)產(chǎn)生的 仿真源代碼 msm

  標(biāo)簽： msm 乘法器 單邊帶 信號(hào)產(chǎn)生

  上傳時(shí)間： 2014-01-11

  上傳用戶：561596

• 這是一個(gè)8分頻的vhdl語言設(shè)計(jì)程序免費(fèi)下載

  資源簡介：這是一個(gè)8分頻的vhdl語言設(shè)計(jì)程序，也可以看成是8進(jìn)制計(jì)數(shù)器

  標(biāo)簽： vhdl 分頻 語言 設(shè)計(jì)程序

  上傳時(shí)間： 2013-12-22

  上傳用戶：nanxia

• 8×8LED顯示屏字模提取軟件,我試過了免費(fèi)下載

  資源簡介：8×8LED顯示屏字模提取軟件,我試過了，還蠻好用的，歡迎大家免費(fèi)下載

  標(biāo)簽： 8LED 顯示屏 字模提取 軟件

  上傳時(shí)間： 2014-01-26

  上傳用戶：小儒尼尼奧

• 用vhdl語言仿真交通燈 用vhdl語言仿真交通燈免費(fèi)下載

  資源簡介：用vhdl語言仿真交通燈 用vhdl語言仿真交通燈

  標(biāo)簽： vhdl 語言 仿真 交通燈

  上傳時(shí)間： 2013-12-23

  上傳用戶：zhangyi99104144

• 用vhdl語言仿真鬧鐘設(shè)計(jì) 用vhdl語言仿真鬧鐘設(shè)計(jì)免費(fèi)下載

  資源簡介：用vhdl語言仿真鬧鐘設(shè)計(jì) 用vhdl語言仿真鬧鐘設(shè)計(jì)

  標(biāo)簽： vhdl 語言 仿真 鬧鐘

  上傳時(shí)間： 2013-12-11

  上傳用戶：15071087253

• 用vhdl語言仿真音樂設(shè)計(jì) 用vhdl語言仿真音樂設(shè)計(jì)免費(fèi)下載

  資源簡介：用vhdl語言仿真音樂設(shè)計(jì) 用vhdl語言仿真音樂設(shè)計(jì)

  標(biāo)簽： vhdl 語言 仿真 音樂設(shè)計(jì)

  上傳時(shí)間： 2016-11-11

  上傳用戶：fandeshun

• 用vhdl語言仿真歌曲劉德華的《月老》免費(fèi)下載

  資源簡介：用vhdl語言仿真歌曲劉德華的《月老》

  標(biāo)簽： vhdl 語言 仿真

  上傳時(shí)間： 2014-02-22

  上傳用戶：ynwbosss

• vhdl----語言仿真鬧鐘設(shè)計(jì)免費(fèi)下載

  資源簡介：vhdl----語言仿真鬧鐘設(shè)計(jì)

  標(biāo)簽： vhdl 語言 仿真 鬧鐘

  上傳時(shí)間： 2017-02-13

  上傳用戶：jkhjkh1982

• 在 MAX+PLUS II開發(fā)環(huán)境下采用 vhdl語言 設(shè)計(jì)并實(shí)現(xiàn)了電表抄表器 討論了系統(tǒng)的四個(gè) 組成模塊的設(shè)計(jì)和 vhdl 的實(shí)現(xiàn) 每個(gè)模塊采用 RTL 級(jí)描述 整體的生成采用圖形輸入法 通過波形免費(fèi)下載

  資源簡介：在 MAX+PLUS II開發(fā)環(huán)境下采用 vhdl語言 設(shè)計(jì)并實(shí)現(xiàn)了電表抄表器 討論了系統(tǒng)的四個(gè) 組成模塊的設(shè)計(jì)和 vhdl 的實(shí)現(xiàn) 每個(gè)模塊采用 RTL 級(jí)描述 整體的生成采用圖形輸入法 通過波形仿真 下載芯片測試 完成了抄表器的功能

  標(biāo)簽： vhdl PLUS MAX RTL

  上傳時(shí)間： 2013-12-26

  上傳用戶：myworkpost

• 軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真歌曲劉德華的《月老》免費(fèi)下載

  資源簡介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真歌曲劉德華的《月老》

  標(biāo)簽： ModelSim vhdl ISE 7.1

  上傳時(shí)間： 2014-01-22

  上傳用戶：cjl42111

• 軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真交通燈免費(fèi)下載

  資源簡介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真交通燈

  標(biāo)簽： ModelSim vhdl ISE 7.1

  上傳時(shí)間： 2014-01-24

  上傳用戶：李彥東

• 64位乘法器免費(fèi)下載

  資源簡介：64位乘法器，超前進(jìn)位的，大家看看，通過仿真的，verilog的

  標(biāo)簽： 乘法器

  上傳時(shí)間： 2016-02-27

  上傳用戶：chongcongying

• 模擬乘法器ADL5391的原理與應(yīng)用免費(fèi)下載

  資源簡介：簡單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應(yīng)用電路，并對其進(jìn)行了測試。最后設(shè)計(jì)了基于ADL5391的二倍頻電路，測試結(jié)果表明該二倍頻電路具有性能穩(wěn)定、工作頻帶寬、測量精度高、抗干擾...

  標(biāo)簽： 5391 ADL 模擬乘法器

  上傳時(shí)間： 2013-10-25

  上傳用戶：FreeSky

• Verilog hdl語言 常用乘法器設(shè)計(jì)免費(fèi)下載

  資源簡介：Verilog hdl語言 常用乘法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真

  標(biāo)簽： Verilog hdl 語言 乘法器設(shè)計(jì)

  上傳時(shí)間： 2017-01-02

  上傳用戶：lunshaomo

• Verilog hdl語言 伽羅華域GF（q）乘法器設(shè)計(jì)免費(fèi)下載

  資源簡介：Verilog hdl語言 伽羅華域GF（q）乘法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真

  標(biāo)簽： Verilog hdl 語言 乘法器設(shè)計(jì)

  上傳時(shí)間： 2013-12-27

  上傳用戶：ls530720646

• 這是我最近買的一套CPLD開發(fā)板vhdl源程序并附上開發(fā)板的原理圖,希望對你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),四位比較器,免費(fèi)下載

  資源簡介：這是我最近買的一套CPLD開發(fā)板vhdl源程序并附上開發(fā)板的原理圖,希望對你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑...

  標(biāo)簽： CPLD vhdl BCD 開發(fā)板

  上傳時(shí)間： 2015-07-23

  上傳用戶：李夢晗

• 這兩個(gè)分別是8位乘法器的vhdl語言的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：這兩個(gè)分別是8位乘法器的vhdl語言的實(shí)現(xiàn)，并經(jīng)過個(gè)人用QUARTUS的驗(yàn)證，另外一個(gè)是奔騰處理器的設(shè)計(jì)思想

  標(biāo)簽： vhdl 分 8位 乘法器

  上傳時(shí)間： 2016-12-26

  上傳用戶：kr770906

• vhdl：用狀態(tài)機(jī)的方法實(shí)現(xiàn)一個(gè)8位乘法器免費(fèi)下載

  資源簡介：vhdl：用狀態(tài)機(jī)的方法實(shí)現(xiàn)一個(gè)8位乘法器

  標(biāo)簽： vhdl 8位 狀態(tài) 乘法器

  上傳時(shí)間： 2017-01-25

  上傳用戶：cccole0605

• vhdl實(shí)現(xiàn)的8位乘法器免費(fèi)下載

  資源簡介：vhdl實(shí)現(xiàn)的8位乘法器，所有仿真全部通過

  標(biāo)簽： vhdl 8位 乘法器

  上傳時(shí)間： 2013-12-04

  上傳用戶：wkchong

• vhdl語言編寫8位乘法器非常實(shí)用語言絕對正確經(jīng)過仿真的免費(fèi)下載

  資源簡介：vhdl語言編寫8位乘法器非常實(shí)用語言絕對正確經(jīng)過仿真的

  標(biāo)簽： vhdl 語言 8位 編寫

  上傳時(shí)間： 2017-07-21

  上傳用戶：天涯

• 使用加法器樹乘法器實(shí)現(xiàn)8位乘法運(yùn)算免費(fèi)下載

  資源簡介：使用加法器樹乘法器實(shí)現(xiàn)8位乘法運(yùn)算，vhdl語言予以實(shí)現(xiàn)

  標(biāo)簽： 加法器 乘法器 8位 乘法運(yùn)算

  上傳時(shí)間： 2013-12-22

  上傳用戶：Breathe0125

• vhdl 八位二進(jìn)制乘法器免費(fèi)下載

  資源簡介：vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?

  標(biāo)簽： vhdl

  上傳時(shí)間： 2015-04-22

  上傳用戶：wyqhjj

• 8位十進(jìn)制乘法器免費(fèi)下載

  資源簡介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。

  標(biāo)簽： 8位 十進(jìn)制 乘法器

  上傳時(shí)間： 2013-10-17

  上傳用戶：牛津鞋

• 8位十進(jìn)制乘法器免費(fèi)下載

  資源簡介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。

  標(biāo)簽： 8位 十進(jìn)制 乘法器

  上傳時(shí)間： 2013-10-09

  上傳用戶：ZOULIN58

• vhdl語言實(shí)現(xiàn)的16位快速乘法器免費(fèi)下載

  資源簡介：vhdl語言實(shí)現(xiàn)的16位快速乘法器

  標(biāo)簽： vhdl 語言 乘法器

  上傳時(shí)間： 2013-11-30

  上傳用戶：yd19890720

• 四位乘法器的vhdl源程序免費(fèi)下載

  資源簡介：四位乘法器的vhdl源程序

  標(biāo)簽： vhdl 乘法器 源程序

  上傳時(shí)間： 2013-12-04

  上傳用戶：kristycreasy