新型的浮點乘法器 用csa來實現可以用在浮點乘法器的地方
標簽: csa 浮點 乘法器
上傳時間: 2016-12-27
上傳用戶:wff
用VHDL實現四位乘法器,不直接用乘法實現,一來節省資源,二來可提高速度!
標簽: VHDL 乘法器
上傳時間: 2017-01-02
上傳用戶:athjac
橢圓曲線加密算法中的乘法器的生成,主要功能是實現在素域上的多項式模P(大素數)乘的運算。
標簽: 橢圓曲線 加密算法 乘法器
上傳時間: 2014-06-11
上傳用戶:waizhang
Verilog hdl語言 常用乘法器設計,可使用modelsim進行仿真
標簽: Verilog hdl 語言 乘法器設計
上傳用戶:lunshaomo
Verilog hdl語言 伽羅華域GF(q)乘法器設計,可使用modelsim進行仿真
上傳時間: 2013-12-27
上傳用戶:ls530720646
定點八位乘法器的原理圖設計,已通過功能仿真!
標簽: 定點 乘法器 原理圖設計
上傳時間: 2017-01-03
上傳用戶:z754970244
該代碼是布斯乘法器代碼,用于了解布斯算法,本人也是初學者。
標簽: 代碼 乘法器
上傳時間: 2017-01-10
上傳用戶:love_stanford
一個關于Wallace樹乘法器的論文,當中展示了一種改進后的wallace樹乘法器方案,相比原來占用晶體管更少,效率更高
標簽: Wallace 樹 乘法器 論文
上傳時間: 2014-01-11
上傳用戶:manlian
vhdl語言的100個例子 VHDL語言100例 第1例 帶控制端口的加法器 第2例 無控制端口的加法器 第3例 乘法器 第4例 比較器 第5例 二路選擇器 第6例 寄存器 第7例 移位寄存器 第8例 綜合單元庫 第9例 七值邏輯與基本數據類型 第10例 函數
標簽: 100 vhdl VHDL 語言
上傳時間: 2013-12-13
上傳用戶:古谷仁美
基于CPLD/FPGA的十六位乘法器的VHDL實現
標簽: CPLD FPGA VHDL 十六位
上傳時間: 2013-12-16
上傳用戶:qq1604324866
蟲蟲下載站版權所有 京ICP備2021023401號-1