Verilog hdl語言 伽羅華域GF(q)乘法器設計,可使用modelsim進行仿真
資源簡介:Verilog hdl語言 伽羅華域GF(q)乘法器設計,可使用modelsim進行仿真
上傳時間: 2013-12-27
上傳用戶:ls530720646
資源簡介:伽羅華域GF(q)乘法器Verilog設計.rar
上傳時間: 2017-09-20
上傳用戶:Zxcvbnm
資源簡介:精通Verilog hdl語言編程源碼之3--伽羅華域乘法器設計
上傳時間: 2013-12-18
上傳用戶:youke111
資源簡介:精通Verilog hdl語言編程源碼之5--CIC積分梳狀濾波器設計
上傳時間: 2016-11-22
上傳用戶:520
資源簡介:精通Verilog hdl語言編程源碼9——RS(204,188)譯碼器的設計
上傳時間: 2013-12-20
上傳用戶:獨孤求源
資源簡介:GF(Q)域上的低密度校驗(LDPC)碼的譯碼及其在深空通信中的應用.PDF
上傳時間: 2016-05-17
上傳用戶:z754970244
資源簡介:這是華為使用的內部培訓教程! 本文主要介紹了Verilog hdl 語言的一些基本知識,目的是使初學者能夠迅速掌 hdl 設計方法,初步了解并掌握Verilog hdl語言的基本要素,能夠讀懂簡單的設計代碼并 夠進行一些簡單設計的Verilog hdl建模。
上傳時間: 2016-05-20
上傳用戶:it男一枚
資源簡介:伽勒華域乘法器用于RS編碼中,用Veriloghdl語言實現
上傳時間: 2013-12-25
上傳用戶:TRIFCT
資源簡介:采用 Verilog hdl 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態控制器的設計,以及在與其它各種數字邏輯設計方法的比較下,顯示出使用Verilog
上傳時間: 2013-07-06
上傳用戶:也一樣請求
資源簡介:這是一個用Verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:通過Verilog hdl語言使用CPLD連接PS2鍵盤.
上傳時間: 2013-08-21
上傳用戶:1583060504
資源簡介:本原碼是基于Verilog hdl語言的FPGA原程序,主要用于測頻率,特點主要是可以更快地測頻。實時性更高。
上傳時間: 2013-09-01
上傳用戶:1417818867
資源簡介:以Verilog hdl 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-09-05
上傳用戶:wyiman
資源簡介:Verilog hdl教程135例:Verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,3-6章
上傳時間: 2013-12-12
上傳用戶:rocketrevenge
資源簡介:Verilog hdl教程135例:Verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,7-8章
上傳時間: 2013-12-09
上傳用戶:cuiyashuo
資源簡介:Verilog hdl教程135例:Verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,9-10章
上傳時間: 2013-12-26
上傳用戶:qb1993225
資源簡介:Verilog hdl教程135例:Verilog hdl語言類似于C語言,便于學習。本文檔帶有源代碼,11-12章
上傳時間: 2015-03-24
上傳用戶:zhaoq123
資源簡介:減1計數器 一、設計要求 用Verilog hdl語言設計一個計數器。 要求計數器具有異步置位/復位功能,可以進行自增和自減計數,其計數周期為2^N(N為二進制位數)。 二、設計原理 輸入/輸出說明: d:異步置數數據輸入; q:當前計數器數據輸出; clock:時鐘脈沖...
上傳時間: 2015-03-28
上傳用戶:zycidjl
資源簡介:以Verilog hdl 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-12-26
上傳用戶:ma1301115706
資源簡介:hdl 編碼風格與編碼指導,介紹了詳細的vhdl和Verilog hdl語言的編程風格
上傳時間: 2014-01-05
上傳用戶:古谷仁美
資源簡介:用Verilog hdl 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215
資源簡介:劍橋經典數學科學書籍系列----伽羅華理論
上傳時間: 2014-01-12
上傳用戶:妄想演繹師
資源簡介:用Verilog hdl 語言寫的在LCD液晶上顯示文字的源程序
上傳時間: 2014-01-26
上傳用戶:a3318966
資源簡介:Verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
上傳時間: 2015-07-18
上傳用戶:yulg
資源簡介:本原碼是基于Verilog hdl語言的FPGA原程序,主要用于測頻率,特點主要是可以更快地測頻。實時性更高。
上傳時間: 2015-08-04
上傳用戶:15071087253
資源簡介:本原碼是基于Verilog hdl語言編寫的,實現了SPI接口設計,可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
上傳時間: 2015-08-04
上傳用戶:mikesering
資源簡介:本文件提供了用Verilog hdl語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:Verilog hdl語言在FPGA實現中的存儲器的使用詳細說明
上傳時間: 2014-10-14
上傳用戶:litianchu
資源簡介:該工程是基于Verilog hdl 語言編寫的幀傳輸協議hdlC幀的發送端代碼,會用QUATUSII的人都應該知道如何使用,希望能給你帶來幫助
上傳時間: 2014-11-22
上傳用戶:3到15
資源簡介:采用Verilog hdl 語言實現整形dct算法,設計合理,算法簡單,是紅色邏輯開發板試驗程序,值得一看。
上傳時間: 2013-12-23
上傳用戶:aeiouetla