現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求，當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達(dá)到速度要求時，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展，具有強(qiáng)大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運算等數(shù)字信號處理算法的高效實現(xiàn)。 首先，針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制，設(shè)計了級聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細(xì)討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優(yōu)化和改進(jìn)措施。 其次，分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運算的特點，采用了有乘法器和無乘法器兩種結(jié)構(gòu)實現(xiàn)乘累加(MAC)運算。無乘法器結(jié)構(gòu)采用分布式算法(DA)，將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查表和移位累加操作，顯著提高了運算效率。此外，還對相關(guān)運算的時域多MAC方法及頻域FFT方法進(jìn)行了研究。 最后，完成了圖像聲納預(yù)處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明，本論文所有算法均達(dá)到了設(shè)計要求。
標(biāo)簽： FPGA 數(shù)字信號處理 算法研究
上傳時間： 2013-06-09
上傳用戶：zgu489
數(shù)字D類音頻放大器，也叫數(shù)字脈沖調(diào)制放大器，具有效率高，低電壓，低失真的特點，在低成本，高性能的消費類產(chǎn)品特別是便攜式設(shè)備中得到越來越廣泛的應(yīng)用。數(shù)字D類放大器包括數(shù)字脈沖寬度調(diào)制（PWM）和輸出級（含低通濾波器）兩個部分，數(shù)字PWM又包括兩個部分，采樣處理和脈沖產(chǎn)生。傳統(tǒng)的采樣處理算法運算復(fù)雜，硬件實現(xiàn)成本高，面積大，從而導(dǎo)致功耗也大，不適合當(dāng)今向低功耗發(fā)展的趨勢。 本文在傳統(tǒng)算法的基礎(chǔ)上提出了一種新的算法，該算法不包括乘法或者除法這些計算復(fù)雜和非常消耗硬件資源的單元，只含加法和減法運算。在推導(dǎo)出該算法的傅立葉表達(dá)式后，在MATLAB的simulink中建立系統(tǒng)模型進(jìn)行仿真以驗證算法的可行性，在輸入信號頻率為1kHZ，采樣頻率為48kHZ，電源電壓為10V，輸出負(fù)載為4Ω的條件下，得到的總諧波失真為0．12％，符合D類放大器的性能要求。本文還在基于Xilinx公司的Spartan-3系列FPGA的基礎(chǔ)上實現(xiàn)了該算法的電路結(jié)構(gòu)，綜合結(jié)果表明，實現(xiàn)基于本文算法的數(shù)字D類音頻系統(tǒng)所需要的硬件資源大大減少，從而減少了功耗。 關(guān)鍵詞：D類放大器；脈沖寬度調(diào)制；采樣算法；數(shù)字音頻放大器；FPGA
上傳時間： 2013-07-19
上傳用戶：zhuoying119
在幾乎所有現(xiàn)代通訊和計算機(jī)網(wǎng)絡(luò)領(lǐng)域中，安全問題都起著非常重要的作用。隨著網(wǎng)絡(luò)應(yīng)用的迅速發(fā)展，對安全的要求也逐漸加強(qiáng)。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達(dá)到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟，但由于它的計算復(fù)雜性大，所以在具體實現(xiàn)上還需要進(jìn)一步研究。實現(xiàn)超橢圓曲線密碼系統(tǒng)，對于增強(qiáng)信息系統(tǒng)的安全性和研究更高強(qiáng)度的加密系統(tǒng)都有著重要的理論意義和較高的應(yīng)用價值，相信超橢圓曲線密碼系統(tǒng)將會有更好的應(yīng)用前景。 對于密碼系統(tǒng)，我們希望它占用的空間更少，實現(xiàn)的時間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對主要算法進(jìn)行實現(xiàn)比較并提出軟硬協(xié)調(diào)思想實現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達(dá)到這個目標(biāo)。 論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進(jìn)行了實現(xiàn)，并對它們的結(jié)果進(jìn)行對比，重點在于對并行度不同的串并混合算法進(jìn)行實現(xiàn)比較，找到面積和速度的最佳結(jié)合點。通過對算法的實現(xiàn)和比較，發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實際中協(xié)調(diào)性并不是很好，最終得出結(jié)論，在所做實驗的四種情況中，面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進(jìn)行實現(xiàn)比較，找到單獨實現(xiàn)有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結(jié)合的算法(使用域乘法求逆的算法)，為軟硬協(xié)調(diào)實現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎(chǔ)。 論文然后提出了軟硬協(xié)調(diào)的方法實現(xiàn)超橢圓曲線系統(tǒng)的思想，并對整個系統(tǒng)進(jìn)行了軟硬件部分的劃分。通過分析，將標(biāo)量乘算法，除子算法和多項式環(huán)算法劃分到軟件部分，并對其中的標(biāo)量乘運算進(jìn)行了詳細(xì)的分析介紹，將有限域算法歸于硬件部分并對其進(jìn)行了簡單描述。在最后對全文進(jìn)行總結(jié)，提出進(jìn)一步需要開展的工作。
上傳時間： 2013-04-24
上傳用戶：zl123！@#
LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼，最初由Gallager發(fā)現(xiàn)，故亦稱Gallager碼.它和著名Turbo碼相似，具有逼近香農(nóng)限的性能，幾乎適用于所有信道，因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現(xiàn)稀疏性，其譯碼復(fù)雜度與碼長成線性關(guān)系，克服了分組碼在長碼長時所面臨的巨大譯碼計算復(fù)雜度問題，使長編碼分組的應(yīng)用成為可能。而且由于校驗矩陣的稀疏特性，在長的編碼分組時，相距很遠(yuǎn)的信息比特參與統(tǒng)一校驗，這使得連續(xù)的突發(fā)差錯對譯碼的影響不大，編碼本身就具有抗突發(fā)差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法，特別是準(zhǔn)循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法，并在此基礎(chǔ)上采用貪婪算法對RU算法進(jìn)行了改進(jìn)。 最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實現(xiàn)了碼長為504的基于RU算法的LDPC編碼器。在設(shè)計過程中，為節(jié)省資源、提高速度，在向量存儲時采用稀疏矩陣技術(shù)，在向量相加時采用通過奇校驗直接判定結(jié)果的方法，在向量乘法中，采用了前向迭代方法，避開了復(fù)雜的矩陣求逆運算。結(jié)果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲單元，時鐘頻率達(dá)到120MHz，數(shù)據(jù)吞吐率達(dá)到33Mb/s，功能上也滿足編碼器的要求。
上傳時間： 2013-06-09
上傳用戶：66wji
本論文設(shè)計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進(jìn)行了證明。同時簡述了EDA技術(shù)和FPGA設(shè)計流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現(xiàn)了乘積的運算；另外,在本設(shè)計進(jìn)行部分積累加時,采用舍取冗余位,主要是根據(jù)設(shè)計時已對系數(shù)進(jìn)行了放大,而輸出時又要將結(jié)果相應(yīng)的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗證時得到的理想值進(jìn)行了比較,并對所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
上傳時間： 2013-05-24
上傳用戶：qiaoyue
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數(shù)量級，在數(shù)字信號處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號處理的重要手段之一。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時基于FPGA實現(xiàn)FFT的設(shè)計方法和思想被提出。本次設(shè)計的目的是快速傅立葉變換(FFT)的FPGA實現(xiàn)。 此文在分析了快速傅立葉算法的基礎(chǔ)上，提出了一種頻率抽取基4 FFT的FPGA設(shè)計方案，針對現(xiàn)有FFT的FPGA實現(xiàn)過程中蝶形運算需要頻繁乘以多個旋轉(zhuǎn)因子提出了改進(jìn)方法，減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲空間，加快了蝶形運算的速度，設(shè)計的地址映射方法，無需運算即可得到所需數(shù)據(jù)的存放地址，并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個FFT處理器的電路設(shè)計，經(jīng)過模塊時序仿真和數(shù)據(jù)的驗證及測試，達(dá)到工作在50MHz時鐘頻率的設(shè)計要求。最后對后續(xù)設(shè)計做了描述，并對用FPGA實現(xiàn)FFT做了展望。
上傳時間： 2013-04-24
上傳用戶：康郎
H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標(biāo)準(zhǔn)化組織的運動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現(xiàn)兩方面著手，在算法研究方面設(shè)計了一個可視化測試軟件，在硬件實現(xiàn)方面主要對整數(shù)變換、量化和去方塊濾波做了研究和實現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢。在本論文的目標(biāo)實現(xiàn)部分模塊FPGA的硬件設(shè)計，用Verilog完成了關(guān)鍵部分的設(shè)計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國內(nèi)外的研究動態(tài)，并對H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計了基于H.264編解碼的可視化軟件平臺。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計和實現(xiàn)，并在Altera的軟件和開發(fā)板上進(jìn)行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計。最后，對全文工作進(jìn)行了總結(jié)和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設(shè)計。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
本論文將在對MPEG-4解碼中的幾種關(guān)鍵技術(shù)的充分理解和算法分析的基礎(chǔ)之上，結(jié)合FPGA的靈活性，采用VHDL語言對幾種關(guān)鍵技術(shù)在應(yīng)用層面上進(jìn)行結(jié)構(gòu)設(shè)計并仿真驗證。 本文討論了一種高吞吐量流水方式構(gòu)建的MPEG-4可變長解碼器的設(shè)計。在這種解碼器中，我們采用了基于PLA的并行 解碼算法，這種算法能夠?qū)崿F(xiàn)每個時鐘解碼一個碼字。同時，為了提高解碼的效率，降低操作的延遲，我們在設(shè)計中還引入了流水線操作方式、碼表分割等技術(shù)，這些技術(shù)有利于并行操作的實現(xiàn)。 本論文的設(shè)計充分利用IDCT算法對稱性，用高度的并行結(jié)構(gòu)來加速處理，采用一維IDCT單元復(fù)用的方式來實現(xiàn)二維IDCT運算，并提出一種基于加法操作的結(jié)構(gòu)來取代乘法操作，實現(xiàn)了一種高效二維逆DCT變換處理器?！ ?/p>
標(biāo)簽： MPEG FPGA 解碼 關(guān)鍵技術(shù)
上傳時間： 2013-06-02
上傳用戶：MATAIYES
本文結(jié)合中國科技大學(xué)大規(guī)模集成電路實驗室和中國科學(xué)院上海技術(shù)物理研究所合作的星載紅外相機(jī)項目，為了解決紅外相機(jī)上的不同波段的紅外探測元陣列存在的非均勻性問題，對紅外焦平面探測元陣列存在的非均勻性問題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理，重點研究和實現(xiàn)了定標(biāo)校正算法，通過對積分球定標(biāo)數(shù)據(jù)進(jìn)行深入的分析，將探測元分成線性探測元和非線性探測元，對線性探測元采用兩點校正法，對非線性探測元采用多點分段校正算法，在利用FPGA硬件實現(xiàn)非均勻校正時，分析設(shè)計了基于乘法運算和加法運算的FPGA實現(xiàn)，在基于乘加器運算的FPGA實現(xiàn)中。設(shè)計出了乘法和加法整體運算的乘加器，內(nèi)部采用流水線wallace樹壓縮結(jié)構(gòu)，大大加快乘法和加法的速度。
上傳時間： 2013-04-24
上傳用戶：weddps
數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴(yán)格的線性相位特性而得到廣泛的應(yīng)用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達(dá)到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實際的數(shù)字濾波器的設(shè)計方法： (2)對分布式算法進(jìn)行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計； (4)設(shè)計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進(jìn)行了實際濾波效果的測試。 實驗系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準(zhǔn)確性、靈活性和實用性。
標(biāo)簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
