基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-06-13
上傳用戶：15071087253
軟件無(wú)線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無(wú)線電技術(shù)無(wú)可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無(wú)線電通信技術(shù)的發(fā)展方向。理想的軟件無(wú)線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過(guò)軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無(wú)線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡(jiǎn)要闡述了軟件無(wú)線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無(wú)線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無(wú)線電中廣泛采用的半帶(half-band，HB)濾波器，對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡(jiǎn)要介紹了FIR的多相結(jié)構(gòu)。 第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測(cè)試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。
標(biāo)簽： FPGA 軟件無(wú)線電 數(shù)字下變頻
上傳時(shí)間： 2013-06-30
上傳用戶：huannan88
JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(shí)(空)域或頻率域局部化的時(shí)頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺(jué)機(jī)制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡(jiǎn)化了小波變換的計(jì)算，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域得到廣泛的應(yīng)用。通過(guò)提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡(jiǎn)化了小波變換的硬件電路設(shè)計(jì)。在當(dāng)今數(shù)字化和信息化時(shí)代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點(diǎn)。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無(wú)損提升小波算法和有損提升小波算法，設(shè)計(jì)圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時(shí)頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計(jì)算離散小波的快速算法等。重點(diǎn)放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點(diǎn)。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實(shí)現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計(jì)流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢(shì)及FPGA/CPLD基本結(jié)構(gòu)，然后重點(diǎn)介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點(diǎn)，以及Xilinx的FPGA開(kāi)發(fā)軟件ISE，最后介紹了硬件描述語(yǔ)言VHDL語(yǔ)言的特點(diǎn)。 最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計(jì)和二維變換模塊設(shè)計(jì)。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對(duì)提升小波變換的FPGA實(shí)現(xiàn)中的大量細(xì)節(jié)問(wèn)題進(jìn)行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對(duì)原理圖進(jìn)行了仿真測(cè)試，仿真測(cè)試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實(shí)際要求。
上傳時(shí)間： 2013-06-08
上傳用戶：dwzjt
multisim10漢化與注冊(cè)機(jī)方便初學(xué)者進(jìn)行電路仿真，希望大家喜歡
上傳時(shí)間： 2013-06-05
上傳用戶：plsee
二三極管場(chǎng)效應(yīng)管代碼查詢，供選擇器件時(shí)使用。
標(biāo)簽： 貼片 三極管 場(chǎng)效應(yīng)管
上傳時(shí)間： 2013-07-11
上傳用戶：上善若水
極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個(gè)：首先，濾波窗口中過(guò)多的噪聲點(diǎn)會(huì)使窗口中的點(diǎn)在排序時(shí)產(chǎn)生中值偏移；其次是高噪聲率環(huán)境下，可能序列中值本身就是是噪聲點(diǎn)。對(duì)此，本文提出
上傳時(shí)間： 2013-06-26
上傳用戶：小小小熊
本文以數(shù)字信號(hào)處理系統(tǒng)為應(yīng)用背景，圍繞基于FPGA的ⅡR數(shù)字濾波器的實(shí)現(xiàn)技術(shù)展開(kāi)了研究。 首先以ⅡR數(shù)字濾波器的優(yōu)化設(shè)計(jì)基本理論為依據(jù)，研究了在頻域上的最小均方誤差設(shè)計(jì)法和在時(shí)域上的最小平方誤差設(shè)計(jì)法。以四階和六階兩個(gè)ⅡR低通數(shù)字濾波器設(shè)計(jì)為例，利用Matlab軟件進(jìn)行輔助設(shè)計(jì)，探討了濾波器的設(shè)計(jì)過(guò)程。 然后著重研究了FPGA的設(shè)計(jì)方法和設(shè)計(jì)流程，在設(shè)計(jì)中采用了層次化、模塊化的設(shè)計(jì)思想，將整個(gè)濾波器劃分為多個(gè)功能模塊，利用VHDL語(yǔ)言編程和原理圖兩種設(shè)計(jì)技術(shù)進(jìn)行了ⅡR濾波器的各個(gè)功能模塊的設(shè)計(jì)，采用EPlCl2Q240器件實(shí)現(xiàn)了基于FPGA的二個(gè)二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)的四階ⅡR低通數(shù)字濾波器，并類推了設(shè)計(jì)六階ⅡR低通數(shù)字濾波器。最后用QuartusⅡ4.0軟件進(jìn)行了綜合與仿真，用MATLAB7.0軟件對(duì)仿真結(jié)果進(jìn)行了分析，最終在GW48-PK2開(kāi)發(fā)系統(tǒng)中進(jìn)行了硬件電路驗(yàn)證，得出了實(shí)際濾波效果測(cè)試波形，驗(yàn)證了所設(shè)計(jì)濾波器的正確性。 本設(shè)計(jì)對(duì)于用二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)構(gòu)成的ⅡR數(shù)字濾波器硬件電路具有通用性，通過(guò)改變二階節(jié)級(jí)聯(lián)型結(jié)構(gòu)的數(shù)量，可以構(gòu)成任意偶數(shù)階的濾波器；同時(shí)，通過(guò)上模型中系數(shù)的變換，也可以構(gòu)成相應(yīng)階數(shù)的高通、帶通、帶阻等濾波器。
標(biāo)簽： FPGA 數(shù)字濾波器
上傳時(shí)間： 2013-06-20
上傳用戶：lw852826
離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應(yīng)用十分廣泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國(guó)際標(biāo)準(zhǔn)所采用。由于其計(jì)算量較大，軟件實(shí)現(xiàn)往往難以滿足實(shí)時(shí)處理的要求，因而在很多實(shí)際應(yīng)用中需要采用硬件設(shè)計(jì)的DCT/IDCT處理電路來(lái)滿足我們對(duì)處理速度的要求。本文所研究的內(nèi)容就是針對(duì)圖像處理應(yīng)用的8×8二維DCT/IDCT處理核的硬件實(shí)現(xiàn)。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理，詳細(xì)說(shuō)明了DCT變換實(shí)現(xiàn)圖像壓縮的過(guò)程，并與其它變換比較說(shuō)明了用DCT變換實(shí)現(xiàn)圖像壓縮的優(yōu)勢(shì)。接著，分析研究了DCT的各種快速算法，總結(jié)了前人對(duì)DCT快速算法及其實(shí)現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設(shè)計(jì)方案。兩種方案均利用DCT的行列分離特性，采用流水線設(shè)計(jì)技術(shù)，將二維DCT/IDCT實(shí)現(xiàn)轉(zhuǎn)化為兩個(gè)一維DCT/IDCT實(shí)現(xiàn)。在一維DCT/IDCT設(shè)計(jì)中，根據(jù)圖像處理的特點(diǎn)對(duì)Loeffler算法的數(shù)據(jù)流進(jìn)行了優(yōu)化，通過(guò)合理安排時(shí)鐘周期數(shù)和簡(jiǎn)化各周期內(nèi)的操作，大大縮短了關(guān)鍵路徑的執(zhí)行時(shí)間，從而提高了流水線的執(zhí)行速度。最后，對(duì)所設(shè)計(jì)的DCT/IDCT處理核進(jìn)行了綜合和時(shí)序仿真。 結(jié)果表明，當(dāng)使用Altera公司的MERCURY系列FPGA器件時(shí)，本文設(shè)計(jì)的方案一能夠在116M時(shí)鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運(yùn)算，消耗2827個(gè)邏輯單元；方案二能夠在74M時(shí)鐘頻率下正常工作，消耗1629個(gè)邏輯單元。
上傳時(shí)間： 2013-07-14
上傳用戶：3291976780
工業(yè)X-CT（X-ray Computed Tomography）無(wú)損檢測(cè)技術(shù)是以不損傷或者破壞被檢測(cè)對(duì)象的一種高新檢測(cè)技術(shù)，被譽(yù)為最佳的無(wú)損檢測(cè)手段，在無(wú)損檢測(cè)領(lǐng)域日益受到人們的青睞。近年來(lái)，各國(guó)都在投入大量的人力、物力對(duì)其進(jìn)行研究與開(kāi)發(fā)。 目前，工業(yè)CT主要采用第二代和第三代掃描方式。在工業(yè)CT第三代掃描方式中，掃描系統(tǒng)僅作“旋轉(zhuǎn)”運(yùn)動(dòng)，控制系統(tǒng)比較簡(jiǎn)單。對(duì)此，我國(guó)已取得了可喜的成績(jī)。然而，對(duì)工業(yè)CT系統(tǒng)中的二代掃描運(yùn)動(dòng)控制系統(tǒng)，即針對(duì)“平移+旋轉(zhuǎn)”運(yùn)動(dòng)的控制系統(tǒng)的研究，我國(guó)已有采用，但與發(fā)達(dá)國(guó)家相比，還存在較大的差距。二代掃描方式與其它掃描方式相比，具有對(duì)被檢物的尺寸沒(méi)有要求，且能夠?qū)Ω信d趣的檢測(cè)區(qū)域進(jìn)行局部掃描的獨(dú)特優(yōu)點(diǎn)。同時(shí)X光源的射線出束角較小（一般小于20°），因此在工業(yè)X-CT系統(tǒng)主要采用二代掃描運(yùn)動(dòng)控制。有鑒于此，本論文結(jié)合有關(guān)科研項(xiàng)目，開(kāi)展了工業(yè)X-CT二代掃描控制系統(tǒng)的研究。 論文首先介紹了工業(yè)X-CT系統(tǒng)的工作原理和各種掃描運(yùn)動(dòng)控制方式的特點(diǎn)，闡述了開(kāi)展二代掃描控制的研究目的和意義。其次，根據(jù)二代掃描控制的特點(diǎn)，提出了“在優(yōu)先滿足工業(yè)X-CT二代掃描控制的基礎(chǔ)上，力求實(shí)現(xiàn)對(duì)工業(yè)X-CT掃描運(yùn)動(dòng)的通用控制，使其能同時(shí)支持一、三代掃描方式”的設(shè)計(jì)思想。據(jù)此，研究確立了基于單片機(jī)AT89LV52及FPGA芯片EP1C3T100C8的運(yùn)動(dòng)控制架構(gòu)，以實(shí)現(xiàn)二代掃描控制系統(tǒng)的設(shè)計(jì)方案。論文詳細(xì)介紹了可編程邏輯器件FPGA的工作原理和開(kāi)發(fā)流程，并對(duì)其相關(guān)開(kāi)發(fā)環(huán)境QuartusII4.1作了闡述。結(jié)合運(yùn)動(dòng)控制系統(tǒng)的硬件設(shè)計(jì)，詳細(xì)介紹了各功能模塊的具體設(shè)計(jì)過(guò)程，給出了相關(guān)的設(shè)計(jì)原理框圖和實(shí)際運(yùn)行波形。并制作了相應(yīng)的PCB板，調(diào)試了整個(gè)硬件控制系統(tǒng)。最后，論文還詳細(xì)研究了利用VisualC++6.0來(lái)完成上位機(jī)控制軟件的設(shè)計(jì)，給出了運(yùn)動(dòng)控制主界面及掃描運(yùn)動(dòng)控制功能軟件設(shè)計(jì)的流程圖。 論文對(duì)整個(gè)運(yùn)動(dòng)控制系統(tǒng)采用的經(jīng)濟(jì)型的開(kāi)環(huán)控制技術(shù)所帶來(lái)的不利影響，分析研究了增加步進(jìn)電機(jī)的細(xì)分?jǐn)?shù)以提高掃描精度的可能性，并對(duì)所研究的控制系統(tǒng)在調(diào)試過(guò)程中出現(xiàn)的一些問(wèn)題及解決方案作了簡(jiǎn)要的分析，提出了一些完善方法。
標(biāo)簽： FPGA X-CT 工業(yè) 掃描控制
上傳時(shí)間： 2013-04-24
上傳用戶：stella2015
相對(duì)于JPEG中二維離散余弦變換(2DDCT)來(lái)說(shuō)，在JPEG2000標(biāo)準(zhǔn)中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進(jìn)行實(shí)時(shí)處理圖像的系統(tǒng)中，如數(shù)碼相機(jī)、遙感遙測(cè)、衛(wèi)星通信、多媒體通信、便攜式攝像機(jī)、移動(dòng)通信等系統(tǒng)，需要用芯片實(shí)現(xiàn)圖像的編解碼壓縮過(guò)程。雖然有許多研究工作者對(duì)圖像處理的小波變換進(jìn)行了研究，但大都只偏重算法研究，對(duì)算法硬件實(shí)現(xiàn)時(shí)的復(fù)雜性考慮較少，對(duì)圖像處理的小波變換硬件實(shí)現(xiàn)的研究也較少。 本文針對(duì)圖像處理的小波變換算法及其硬件實(shí)現(xiàn)進(jìn)行了研究。對(duì)文獻(xiàn)[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進(jìn)行仔細(xì)分析，提出一種基于提升方式的5/3小波變換適合硬件實(shí)現(xiàn)的算法，在MATLAB中仿真驗(yàn)證了該算法，證明其是正確的。并設(shè)計(jì)了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進(jìn)行仿真，對(duì)該結(jié)構(gòu)進(jìn)行VHDL語(yǔ)言的寄存器傳輸級(jí)(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進(jìn)行驗(yàn)證通過(guò)。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過(guò)程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無(wú)需額外的邊界延拓過(guò)程，減少小波變換過(guò)程中對(duì)內(nèi)存的讀寫量，從而達(dá)到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運(yùn)算速度的特點(diǎn)。本算法與文獻(xiàn)[13]提出的算法相比較：無(wú)需增加額外的硬件計(jì)算模塊，又具有在硬件實(shí)現(xiàn)時(shí)不改變?cè)瓉?lái)的提升小波算法的規(guī)則性結(jié)構(gòu)的特點(diǎn)。這種小波變換硬件芯片的實(shí)現(xiàn)不僅適用于JPEG2000的5/3無(wú)損小波變換，當(dāng)然也可用于其它各種實(shí)時(shí)圖像壓縮處理硬件系統(tǒng)。
上傳時(shí)間： 2013-06-13
上傳用戶：jhksyghr
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
