-
嵌入式網絡視頻監控系統是一種以嵌入式技術、視頻編碼技術和網絡傳輸技術為核心的新型視頻監控系統，它在穩定性、實時性、處理速度、功能、價格、擴展性等方面和傳統的視頻監控系統相比有著突出的優勢，同時也代表著目前視頻監控系統研究和發展的方向。 本文研究并實現了以微處理器S3C2440和嵌入式Linux操作系統為核心的嵌入式網絡視頻監控系統。論文首先介紹了嵌入式視頻監控技術的發展趨勢和研究現狀，而后闡述了該系統硬件總體設計方案，討論了基于嵌入式Linux操作系統的開發平臺的構建，詳細論述了視頻采集、編碼、存儲、傳輸等單元的軟硬件設計，重點論述了基于AL9V576的視頻編碼模塊和基于TW2835的視頻處理模塊的設計。 本文研究的主要內容如下： 1、研究視頻采集單元的優化方法，設計采用音視頻控制器TW2835采集四路模擬視頻輸入信號并疊加OSD環境信息顯示，提高了視頻處理的功能和視頻質量； 2、研究雙核構架，采用混合信號系統級芯片C8051F340控制TW2835、采集環境信息并與S3C2440串口通信，使視頻采集單元模塊化設計，增加了產品設計的靈活性，減小了主控芯片的負擔和軟件設計的復雜性，便于產品功能的擴展和二次開發； 3、研究并分析了MPEG-4的硬件實現方式，采用高品質、高性能、低功率視頻壓縮芯片AL9V576進行MPEG-4編碼，大幅提升了壓縮效率，另外還設計了SRAM主機接口與主控芯片通信，突破了傳統芯片大多采用的PCI接口的限制，方便模塊的組合； 4、研究并設計了CF卡存儲方案，實現了一種在嵌入式視頻服務器上的視頻檢索和存儲方法。
標簽：
ARM
嵌入式遠程
視頻監控系統
上傳時間：
2013-05-16
上傳用戶：cuicuicui
-
根據機械電子工程類專業測控實驗教學平臺數據采集的需要，在綜合考慮成本和性能基礎上，提出以為主處理芯片的數據采集卡設計方案。 該方案的主要特點是，使用基于ARM7TDMI內核的，工作主頻最高可達44MHz；內置高性能的ADC和DAC模塊，采樣速度最高可達1MSPS，采樣精度為12位；模擬信號輸入通道最多可達16路，模擬信號輸出通道最高可達4路；具有豐富的外設資源可以使用，GPIO口數目最高可達40個。 在設計中采用了模塊化思想，將系統分為四個功能模塊：主模塊的功能是控制ADC進行信號采集和DAC進行模擬信號輸出；模擬信號模塊的作用是對傳感器輸入信號和DAC輸出波形進行簡單的調理；數字信號模塊引出32路數字I/O口，可用于需要采集數字量的場合；JTAG模塊可進行程序的調試和下載，對于數據采集卡的二次開發有很大的作用。 在本數據采集卡上，嘗試進行了μC/OSⅡ操作系統的移植，成功實現了四個任務的管理。在實際應用中，工作數小時仍可保持正常的運行。 為檢驗數據采集卡的串口通訊能力，利用LabVIEW程序讀取下位機串口發送的已采集到的數據，進行波形圖繪制。 為檢驗本數據采集卡的ADC和DAC精度，設計實驗利用DAC輸出波形，并利用ADC將采集到的波形通過LabVIEW顯示，測量結果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內，表明本數據采集卡已基本實現預期設計指標。
標簽：
ARM
數據采集卡
上傳時間：
2013-04-24
上傳用戶：bruce
-
較高性能的永磁同步電機矢量控制系統需要實時更新電機參數，文章中采用一種在線辨識永磁同步電機參數的方法。這種基于最小二乘法參數辨識方法是在轉子同步旋轉坐標系下進行的，通過MATLAB/SIMULINK對基于最小二乘法的永磁同步電機參數辨識進行了仿真，仿真結果表明這種電機參數辨識方法能夠實時、準確地更新電機控制參數。
關鍵詞：永磁同步電機;參數辨識;最小二乘法
標簽：
最小二乘法
參數辨識
仿真研究
上傳時間：
2013-06-06
上傳用戶：685
-
近年來，隨著控制系統規模的擴大和總線技術的發展，對數據采集和傳輸技術提出了更高的要求。目前，很多設備需要實現從單串口通信到多路串口通信的技術改進。同時，隨著以太網技術的發展和普及，這些設備的串行數據需要通過網絡進行傳輸，因而有必要尋求一種解決方案，以實現技術上的革新。 本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析，在此基礎上，設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統，來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作：首先，分析了當前串行通信的應用現狀和以太網技術的發展動態，通過比較傳統的多路串口通信系統的優缺點，設計出了一種采用CPID技術和CAN總線技術相結合的新型技術，并結合F8-DCS系統數據量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據課題的實際需求，對系統進行總體設計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上，對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后，將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析，達到了設計要求。
標簽：
ARM
多路
串行
以太網
上傳時間：
2013-07-31
上傳用戶：aeiouetla
-
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
標簽：
WCDMA
FPGA
多用戶檢測
下行鏈路
上傳時間：
2013-07-29
上傳用戶：jiangxin1234
-
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
標簽：
FPGA
多路
傳輸
片的設計
上傳時間：
2013-07-16
上傳用戶：asdkin
-
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.
標簽：
FPGA
機載
二次雷達
硬件系統
上傳時間：
2013-04-24
上傳用戶：西伯利亞狼
-
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
標簽：
Viterbi
FPGA
譯碼器
上傳時間：
2013-04-24
上傳用戶：181992417
-
該論文介紹二次雷達的基本概念、發展歷史、工作流程和運作機理以及單脈沖二次雷達的系統原理,并且對傳統的單脈沖二次雷達應答信號處理器的硬件結構進行改進,提出一種全新的應答處理器硬件結構,即FPGA+DSP的混合結構.這種硬件結構的特點是結構靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數字信號處理的硬件結構,闡述了它在單脈沖二次雷達應答數字信號處理器中的應用,使用VHDL語言設計FPGA程序,并且給出主要模塊的仿真結果.FPGA主要完成距離計數、方位計數、脈沖分解、產生應答數據送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術的二次雷達應答信號處理器在3毫秒內可以同時處理四個重疊應答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統達到了預期的目的.該課題的另外一個重要意義是對傳統的二次監視雷達應答信號處理器進行了改進,使單脈沖二次雷達系統的應答處理能力在可靠性、穩定性和系統精度三個方面有質的飛躍.
標簽：
FPGA
DSP
二次雷達
處理器
上傳時間：
2013-04-24
上傳用戶：gokk
-
隨著通信網的發展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統以其通信容量大、傳輸性能好、接口標準、組網靈活方便、管理功能強大等優點獲得越來越廣泛的應用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優越性無法發揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設計不同的方案,在某些特定的接入場合具有一定的優勢.本課題根據現實的需要,提出并設計了一種基于PDH技術的多業務單片FPGA傳輸系統.系統可以同時提供12路E1的透明傳輸和一個線速為100M以太網通道,主要由一塊FPGA芯片實現大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優勢.本文首先介紹數字通信以及數字復接原理和以太網的相關知識,然后詳細闡述了本系統的方案設計,對所使用的芯片和控制芯片FPGA做了必要的介紹,最后具體介紹了系統硬件和FPGA編碼設計,以及后期的軟硬件調試.歸納起來,本文主要具體工作如下:1.實現4路E1信號到1路二次群信號的復分接,主要包括全數字鎖相環、HDB3-NRZ編解碼、正碼速調整、幀頭檢測和復分接等.2.將以太網MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經過5b6b解碼后,分接出各路信號.
標簽：
FPGA
PDH
多業務
方案
上傳時間：
2013-07-23
上傳用戶：lansedeyuntkn
