久久激情婷婷,日韩一级不卡,欧美大码xxxx

云<b>計(jì)算</b>

自己寫的一套云臺(tái)控制程序

自己寫的一套云臺(tái)控制程序，B/S結(jié)構(gòu)，可以用嵌入式開發(fā)板來(lái)進(jìn)行遠(yuǎn)程控制。包括控制端程序和服務(wù)器程序。

標(biāo)簽： 控制程序

上傳時(shí)間： 2014-01-11

上傳用戶：lijianyu172
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動(dòng)一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上經(jīng)過(guò)研究發(fā)現(xiàn)

1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動(dòng)一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上經(jīng)過(guò)研究發(fā)現(xiàn)，漢諾塔的破解很簡(jiǎn)單，就是按照移動(dòng)規(guī)則向一個(gè)方向移動(dòng)金片：如3階漢諾塔的移動(dòng)：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問(wèn)題也是程序設(shè)計(jì)中的經(jīng)典遞歸問(wèn)題

標(biāo)簽： 移動(dòng) 發(fā)現(xiàn)

上傳時(shí)間： 2016-07-25

上傳用戶：gxrui1991
溫度華氏轉(zhuǎn)變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void)

溫度華氏轉(zhuǎn)變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級(jí)!!\n") else if (a>=80) printf("73分=B等級(jí)!!\n") else if (a>=70) printf("73分=C等級(jí)!!\n") else if (a>=60) printf("73分=D等級(jí)!!\n") else if (a<60) printf("73分=E等級(jí)!!\n") } { if (b>=90) printf("b=A等級(jí)!!\n") else if (b>=80) printf("85分=B等級(jí)!!\n") else if (b>=70) printf("85分=C等級(jí)!!\n") else if (b>=60) printf("85分=D等級(jí)!!\n") else if (b<60) printf("85分=E等級(jí)!!\n") } { if (c>=90) printf("c=A等級(jí)!!\n") else if (c>=80) printf("66分=B等級(jí)!!\n") else if (c>=70) printf("66分=C等級(jí)!!\n") else if (c>=60) printf("66分=D等級(jí)!!\n") else if (c<60) printf("66分=E等級(jí)!!\n") } system("pause") return 0 }

標(biāo)簽： include stdlib stdio gt

上傳時(shí)間： 2014-11-10

上傳用戶：wpwpwlxwlx
溫度華氏轉(zhuǎn)變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void)

溫度華氏轉(zhuǎn)變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級(jí)!!\n") else if (a>=80) printf("73分=B等級(jí)!!\n") else if (a>=70) printf("73分=C等級(jí)!!\n") else if (a>=60) printf("73分=D等級(jí)!!\n") else if (a<60) printf("73分=E等級(jí)!!\n") } { if (b>=90) printf("b=A等級(jí)!!\n") else if (b>=80) printf("85分=B等級(jí)!!\n") else if (b>=70) printf("85分=C等級(jí)!!\n") else if (b>=60) printf("85分=D等級(jí)!!\n") else if (b<60) printf("85分=E等級(jí)!!\n") } { if (c>=90) printf("c=A等級(jí)!!\n") else if (c>=80) printf("66分=B等級(jí)!!\n") else if (c>=70) printf("66分=C等級(jí)!!\n") else if (c>=60) printf("66分=D等級(jí)!!\n") else if (c<60) printf("66分=E等級(jí)!!\n") } system("pause") return 0 }

標(biāo)簽： include stdlib stdio gt

上傳時(shí)間： 2013-12-12

上傳用戶：亞亞娟娟123
給定兩個(gè)集合A、B

給定兩個(gè)集合A、B，集合內(nèi)的任一元素x滿足1 ≤ x ≤ 109，并且每個(gè)集合的元素個(gè)數(shù)不大于105。我們希望求出A、B之間的關(guān)系。任　務(wù)　：給定兩個(gè)集合的描述，判斷它們滿足下列關(guān)系的哪一種： A是B的一個(gè)真子集，輸出“A is a proper subset of B” B是A的一個(gè)真子集，輸出“B is a proper subset of A” A和B是同一個(gè)集合，輸出“A equals B” A和B的交集為空，輸出“A and B are disjoint” 上述情況都不是，輸出“I m confused!”

標(biāo)簽：

上傳時(shí)間： 2017-03-15

上傳用戶：yulg
微電腦型數(shù)學(xué)演算式隔離傳送器

特點(diǎn)：精確度0.1%滿刻度可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高

標(biāo)簽： 微電腦數(shù)學(xué)演算隔離傳送器

上傳時(shí)間： 2014-12-23

上傳用戶：ydd3625
災(zāi)色統(tǒng)計(jì)聚類的matlab源碼

災(zāi)色統(tǒng)計(jì)聚類的matlab源碼，可用來(lái)進(jìn)行統(tǒng)計(jì)分析，計(jì)算白化與灰化的情況

標(biāo)簽： matlab

上傳時(shí)間： 2015-10-27

上傳用戶：1583060504
【二項(xiàng)式係數(shù) 運(yùn)算】Dev-C++ 學(xué)習(xí)

【二項(xiàng)式係數(shù) 運(yùn)算】Dev-C++ 學(xué)習(xí)，運(yùn)用Dynamic Programming 動(dòng)態(tài)規(guī)劃計(jì)算

標(biāo)簽： Dev-C

上傳時(shí)間： 2016-09-19

上傳用戶：冇尾飛鉈
可重構(gòu)FPGA通訊糾錯(cuò)進(jìn)化電路及其實(shí)現(xiàn)

ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過(guò)對(duì)T的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.

標(biāo)簽： FPGA 可重構(gòu) 通訊糾錯(cuò)

上傳時(shí)間： 2013-07-01

上傳用戶：myworkpost
Allegro SPB V15.2 版新增功能

15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面勾選 Z-Axis delay欄.

標(biāo)簽： Allegro 15.2 SPB

上傳時(shí)間： 2013-10-08

上傳用戶：王慶才