<strike id="oeaoc"></strike>
原理圖和pcb圖的漢化 方法 PowerLogic漢化 PowerPCB漢化
標(biāo)簽： pcb 原理圖 漢化
上傳時(shí)間： 2013-06-12
上傳用戶：jjq719719
利用OpenGL、VC++編寫的C++，三維點(diǎn)云處理程序，對(duì)于學(xué)習(xí)圖形學(xué)、C++、OpenGL、文件讀寫很有幫助，是一個(gè)三維軟件公司編寫代碼一部分，尤其是OpenGL庫(kù)文件相當(dāng)管用。 有兩個(gè)數(shù)據(jù)文件 鼠標(biāo)默認(rèn)操作：具體還在頭文件中 中鍵拖動(dòng) 旋轉(zhuǎn) 中鍵＋Ctrl 平移 中鍵＋Shift 面旋 滾輪滾動(dòng) 縮放 中鍵＋Ctrl ＋ Shift 局部放大
標(biāo)簽： 處理程序
上傳時(shí)間： 2013-06-03
上傳用戶：木末花開
Multisim11.0加破解及漢化補(bǔ)丁
標(biāo)簽： Multisim 11.0 破解 漢化
上傳時(shí)間： 2013-04-24
上傳用戶：franktu
詳細(xì)描述了4個(gè)模塊化編程的實(shí)例，包括LED閃爍、led漸亮漸暗、電子時(shí)鐘。是從入門級(jí)到高級(jí)編程的一個(gè)很好實(shí)例示范
標(biāo)簽： C語(yǔ)言 模塊化 編程實(shí)例
上傳時(shí)間： 2013-05-28
上傳用戶：yd19890720
數(shù)字信道化接收機(jī)具有監(jiān)視頻段寬、靈敏度高、動(dòng)態(tài)范圍大和能夠處理多個(gè)同時(shí)到達(dá)信號(hào)等優(yōu)點(diǎn)，是當(dāng)今雷達(dá)偵察接收機(jī)的主要研究方向。在數(shù)字信道化偵察接收系統(tǒng)中，從輸出中頻信號(hào)到變換至基帶信號(hào)的信號(hào)預(yù)處理部分主要有兩...
標(biāo)簽： 寬帶 偵察接收機(jī) 數(shù)字信道化
上傳時(shí)間： 2013-06-16
上傳用戶：碉堡1234
·基于MATLAB的可視化凸輪曲線設(shè)計(jì)程序
標(biāo)簽： MATLAB 可視化 凸輪 設(shè)計(jì)程序
上傳時(shí)間： 2013-07-28
上傳用戶：yerik
·詳細(xì)說(shuō)明：本代碼提供了拉普拉斯銳化（邊緣檢測(cè)）的實(shí)例程序和數(shù)據(jù)及結(jié)果
標(biāo)簽： 拉普拉斯 實(shí)例程序 邊緣檢測(cè) 數(shù)據(jù)
上傳時(shí)間： 2013-07-25
上傳用戶：love1314
隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門檻，而且縮短了開發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳用戶：zhangsan123
·詳細(xì)說(shuō)明：語(yǔ)音識(shí)別:語(yǔ)音矢量化及算法及與原文件的矢量對(duì)比功能源代碼文件列表: BShvoice ........\Debug ........\dllSudx.h ........\dllSudx.lib ........\SHvoice.cpp ........\SHvoice.dsp ......
標(biāo)簽： 語(yǔ)音識(shí)別 語(yǔ)音 矢量化 矢量
上傳時(shí)間： 2013-07-10
上傳用戶：博雅abcd
初始化SSD1963 STM32+SSD1963 驅(qū)動(dòng) 4.3" LCD（ 480*272） 初始化代碼，已調(diào)試通過(guò)。
標(biāo)簽： 1963 ssd 初始化
上傳時(shí)間： 2013-05-17
上傳用戶：W51631
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
