介紹了一種由三個DSP嵌入式子系統構成的基于CAN總線的分布式系統。該系統具有多路信號實時處理、過程控制、與外部測控中心實時交互等功能。
上傳時間： 2013-11-15
上傳用戶：panpanpan
本文結合微機繼電保護測試儀的科研項目的研究與實踐，提出一種基于 DSP 的微機繼電保護測試儀器的設計方案，現已研制成功并轉產。該繼電保護儀硬件的各功能部件按電路模塊化思想獨立設計，強弱電、模數之間均有可靠隔離通道，其目的是為了調試方便，并有利于硬件升級；軟件部分的高級應用程序操作界面友好、性能優越。整機通信高速穩定、性能優異、功能強大、升級快捷；提供的網絡端口、USB 端口，使系統具備良好的可擴展性。
上傳時間： 2013-10-18
上傳用戶：小火車啦啦啦
文中提出了一種基于FPGA的八通道超聲探傷系統設計方案。該系統利用低功耗可變增益運放和八通道ADC構成高集成度的前端放大和數據采集模塊；采用FPGA和ARM作為數字信號處理的核心和人機交互的通道。為了滿足探傷系統實時、高速的要求，我們采用了硬件報警，缺陷回波峰值包絡存儲等關鍵技術。此外，該系統在小型化和數字化方面有顯著提高，為便攜式多通道超聲檢測系統設計奠定基礎
上傳時間： 2013-11-07
上傳用戶：xaijhqx
系統實現計劃： 1、首先是熟悉NetFPGA平臺，并進行平臺搭建，NetFPGA通過計算機的PCI接口與上位機進行數據交互和系統設置等工作； 2、根據NetFPGA的路由器功能對其進行硬件代碼的編寫和改進； 3、接下來是使用C語言編寫網絡行為記錄器； 4、設計管理系統、Web服務器、數據庫。
上傳時間： 2013-11-08
上傳用戶：xingisme
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
針對目前PLC實踐教學中存在的問題， 如設備投入不足、學生學習興趣不高等， 提出將MCGS組態軟件與PLC控制技術相結合來設計監控系統，并以混料簡易控制為例，講解組態控制系統的構造過程。實踐證明，該上位機監控系統可以模擬現場自動設備系統的工藝流程，可以與PLC實施信息交互，可以實時監控PLC工作。此改革既可緩解高校PLC實踐教學設備投入不足的困難，又可提高學生的學習興趣，培養學生PLC控制系統的綜合開發能力。
上傳時間： 2013-11-22
上傳用戶：mqien
基于FPGA、PCI9054、SDRAM和DDS設計了用于某遙測信號模擬源的專用板卡。PCI9054實現與上位機的數據交互,FPGA實現PCI本地接口轉換、數據接收發送控制及DDS芯片的配置。通過WDM驅動程序設計及MFC交互界面設計,最終實現了10~200 Mbit·s-1的LVDS數據接收及10~50 Mbit·s-1任意速率的LVDS數據發送。
上傳時間： 2013-11-24
上傳用戶：3到15
移動通信中的短消息是人們無線溝通的重要方式，更以其方便、可靠性得到廣泛應用。針對嵌入式無線路由的迅速普及，為實現良好人機交互，提出將短消息功能植入可使用上網卡的無線路由的動態Web中。用C語言進行CGI程序設計，采用PDU短信模式，實現無線路由設備中短信的收發。實驗結果也證實了此方案的正確性、實用性和可擴展性。
上傳時間： 2014-01-20
上傳用戶：zhyiroy
射頻識別 (RFID) 技術采用輻射和反射 RF 功率來識別和跟蹤各種目標。典型的 RFID 繫統由一個閱讀器和一個轉發器 (或標簽) 組成。
上傳時間： 2013-11-17
上傳用戶：huyanju
為了提高公交服務效率，提出了基于物聯網的智能公交調度系統。系統采用RFID技術實現公交車輛的定位與監控，并通過站臺子系統采集站點各路公交車候車乘客數，無線傳感網將采集到的車輛信息和站點各路次候車乘客數傳輸到公交監控調度中心，公交監控調度中心進行數據處理和分析，將公交車輛信息發布到站點顯示系統供乘客瀏覽，并根據各路次各站點乘客的實時數據智能地在調度公交車輛。公交智能調度系統可以適應客流變化，實現公交運營的高效化、智能化。
上傳時間： 2014-11-22
上傳用戶：cange111
