FIFO(先進(jìn)先出隊(duì)列)通常用于數(shù)據(jù)的緩存和用于容納異步信號(hào)的頻率或相位的差異。本FIFO的實(shí)現(xiàn)是利用
雙口RAM 和讀寫地址產(chǎn)生模塊來(lái)實(shí)現(xiàn)的.FIFO的接口信號(hào)包括異步的寫時(shí)鐘(wr_clk)和讀時(shí)鐘(rd_clk)、
與寫時(shí)鐘同步的寫有效(wren)和寫數(shù)據(jù)(wr_data) 、與讀時(shí)鐘同步的讀有效(rden)和讀數(shù)據(jù)(rd_data)
為了實(shí)現(xiàn)正確的讀寫和避免FIFO的上溢或下溢,給出與讀時(shí)鐘和寫時(shí)鐘分別同步的FIFO的空標(biāo)志(empty)和
滿標(biāo)志(full)以禁止讀寫操作。
標(biāo)簽:
FIFO
wr_clk
RAM
隊(duì)列
上傳時(shí)間:
2014-01-25
上傳用戶:趙云興