這篇論文在系統(tǒng)分析國(guó)內(nèi)外雷達(dá)伺服控制系統(tǒng)研究現(xiàn)狀的基礎(chǔ)上，選定以ARM為內(nèi)核的基于ARM+FPGA的雷達(dá)伺服控制器為研究對(duì)象。 首先，根據(jù)雷達(dá)伺服控制系統(tǒng)功能要求與性能指標(biāo)，進(jìn)行系統(tǒng)的硬件設(shè)計(jì)：選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片，ARM與FPGA的連接形式采用中斷+存儲(chǔ)器的形式；將ARM與FPGA上多余的引腳引出作為將來(lái)升級(jí)的需要；還畫出ARM+FPGA的雷達(dá)伺服控制器的系統(tǒng)圖并制作了PCB板。 其次，選用PID對(duì)伺服系統(tǒng)進(jìn)行控制，模糊神經(jīng)網(wǎng)絡(luò)綜合了模糊控制和神經(jīng)網(wǎng)絡(luò)的優(yōu)點(diǎn)，并利用模糊神經(jīng)網(wǎng)絡(luò)算法對(duì)PID參數(shù)進(jìn)行在線調(diào)整。用Matlab7.1進(jìn)行仿真，其結(jié)果表明：該控制算法對(duì)系統(tǒng)具有良好的控制效果，性能較常規(guī)PID得到較大改善。 最后，根據(jù)FPGA在伺服系統(tǒng)主要任務(wù)，用VHDL語(yǔ)言和原理圖在FPGA芯片中分別編制實(shí)現(xiàn)DAC0832接口控制功能、光電編碼器與脈沖發(fā)生電路的程序代碼；并在Quartus II6.0環(huán)境下通過(guò)仿真，且得到仿真的波形符合系統(tǒng)功能要求。采用C語(yǔ)言編寫在ARM中實(shí)現(xiàn)模糊神經(jīng)網(wǎng)絡(luò)PID控制算法的代碼，通過(guò)CodeWarrior for ARM的編譯無(wú)誤后，生成可執(zhí)行文件.axf,，調(diào)用AXD進(jìn)行在線仿真調(diào)試。仿真結(jié)果表明：模糊神經(jīng)網(wǎng)絡(luò)PID算法對(duì)伺服系統(tǒng)能夠進(jìn)行有效控制。 結(jié)果表明：ARM作為伺服控制器的內(nèi)核，其性價(jià)比與集成度高：用FPGA芯片實(shí)現(xiàn)接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達(dá)伺服控制器，提高了系統(tǒng)的開(kāi)放性、實(shí)時(shí)性、可靠性，降低了系統(tǒng)功耗，具有重要的應(yīng)用價(jià)值。
標(biāo)簽：
ARMFPGA
雷達(dá)
伺服
制器設(shè)計(jì)
上傳時(shí)間：
2013-06-30
上傳用戶：Ruzzcoy
