隨著現代電機技術、現代電力電子技術、微電子技術、控制技術及計算機技術等支撐技術的快速發展，先前困擾著交流伺服系統的電機控制復雜、調速性能差等問題取得了突破性的進展。交流伺服系統的性能日漸提高，價格趨于合理。交流伺服系統取代直流伺服系統尤其是在高精度、高性能要求的伺服驅動領域成了現代伺服控制系統的一個發展趨勢。由于感應電機具有結構堅固，制造容易，價格低廉等優勢，因而感應電機伺服系統具有很好的發展前景，代表了將來交流伺服技術的發展方向。 首先，本文結合大量的文獻資料，總結和分析了當前交流伺服系統的發展現狀，明確了加強開發交流感應電機伺服系統的意義。 其次，深入研究了矢量控制的坐標變換理論和交流感應電機的數學模型。在此基礎闡述了基于轉子磁場定向的矢量控制原理，建立其相應的控制方程。結合空間矢量脈寬調制(SVPWM)的原理，提出了交流伺服系統的控制方案。 再次，本研究以DSP TMS320F2812A為核心控制單元，以一體化智能功率模塊(ASIPM)為功率電路主體，基于模塊化設計原則設計和實現了一臺軟、硬件結合的全數字化控制系統；并對設計中的一些關鍵環節進行了理論研究和實踐探索。 最后，對感應電機伺服系統進行了試驗研究。本文通過實驗分析，驗證了系統設計方案的有效性和可行性，并指出了系統進一步的改進方向。
上傳時間： 2013-06-01
上傳用戶：ligong
本課題為電流型高電壓隔離電源，它是基于交流電流母線的分布式系統，能夠整定短路電流，適應高電壓工作環境的隔離電源。本論文介紹了該課題的應用場合，簡要介紹了分布式系統的種類及各自優勢，以及已有的電流型副邊穩壓電路相關的研究成果，并在此基礎上提出了本課題的研究目標。 本篇論文主要針對課題方案的三個方面進行論述，分別闡述如下： 一，母線電流產生系統與電流型副邊開關電路的匹配問題，包括各部分電路的功能介紹、電流型副邊開關電路的小信號等效電路的建模、高電壓隔離變壓器及磁元件的選擇； 二，模塊體積小型化有利于高壓部件的設計安裝和EMS防護。為了省去體積較大的輔助電源部分，本課題采用了副邊電路自供電的方式。在低壓自供電方式下，利用比較器、TLA31等器件產生多路同步三角波以及開關驅動PWM脈沖。對自供電方式下的三角波振蕩器進行比較，并對三角波振蕩器電路模塊進行了建模以及系統反饋補償； 三，在本方案中實現了電流源拓撲的同步整流技術，利用PMOS管替代續流二極管，減小了電路的損耗、散熱器的使用以及模塊的體積。 本篇論文對本課題設計的核心部分進行了比較詳細的介紹和分析，具體的參數計算方法也一一列出。最終，論文以研究目標為方向，通過一系列的改進措施，基本實現了課題要求。
上傳時間： 2013-06-24
上傳用戶：wmwai1314
在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。
上傳時間： 2013-04-24
上傳用戶：tedo811
單相交流串勵電動機由于啟動轉矩大、轉速高、體積小等一系列的特點，在電動工具、家用電器，尤其是小家電和吸塵器上獲得了十分廣泛的應用。論文對單相交流串勵電動機的發熱和振動特性進行研究。 在第二章，通過討論電機的發熱理論及其影響因素，結合實際建立了數學模型，推導得出一個工程上比較實用的公式，用來計算馬達堵轉時的溫升，還編寫了一個電腦程序來仿真計算馬達堵轉時的溫升。 在第三章，討論了電機轉子和支撐組成的振動系統在多自由度和各種情況下的振動。應用杜哈梅積分式和傅立葉分析法將機械振動和電磁干擾聯系起來，將機械振動問題轉化為二階電路的問題來進行處理。并且提出觀點：1.先測量出機械振動的頻譜圖或電磁噪音的Db-Freq頻譜圖，再用反傅立葉分解的方法將它們合成，得到周期性的激勵的形狀。2.由激勵(力信號或電信號)所產生的波在弦內進行傳播，信號經過衰減，輻射，在邊界處反射，然后跟下一列波迭加，直到成為穩定的干擾信號。 在第四章，對樣機進行測試，并和電腦仿真結果進行了比較。結果表明二者的偏差在2.5％以內。
上傳時間： 2013-07-31
上傳用戶：csgcd001
交流電子負載是電源測試的主要元件之一，其具有穩定性高、調節簡單及功能齊全等特點。交流電子負載的學術研究概況及市場狀況被分別介紹。學術研究主要包括針對UPS 老化測試的應用、模擬任意線性負載特性功能的實
上傳時間： 2013-07-15
上傳用戶：lizhen9880
隨著微處理器技術與信息技術的不斷發展，嵌入式系統的應用也進入到國防、工業、能源、交通以及日常生活中的各個領域。嵌入式系統的軟件核心是嵌入式操作系統。然而，國內在嵌入式系統軟件開發上有很多困難，主要有：國外成熟的RTOS大都價格昂貴并且不公開源代碼，用好這些操作系統需對計算機體系結構有深刻理解。針對以上問題，免費公開源代碼的嵌入式操作系統就倍受矚目了，μC/OS-II就是其中之一。μC/OS-II是面向中小型應用的、基于優先級的可剝奪嵌入式實時內核，其特點是小巧、性能穩定、可免費獲得源代碼。 本文在深入研究μC/OS-II內核基礎上，將其運用于實際課題，完成了基于ARM架構的μC/OS-II移植及實時同步交流采樣的誤差補償研究。本文主要工作內容和研究成果如下： 1.剖析了μC/OS-II操作系統內核，重點研究了μC/OS-II內核的任務管理與調度算法機理，得出了μC/OS-II內核優點：任務調度算法簡潔、高效、實時性較好(與Linux相比)。 2.介紹了ARM9體系架構，重點講敘了MMU(存儲管理單元)功能。為了提高交流采樣系統的取指令和讀數據速度，成功將MMU功能應用于本嵌入式系統中。 3.完成了μC/OS-II操作系統在目標板上的移植，主要用匯編語言編寫了啟動代碼、開關中斷、任務切換和首次任務切換等函數。 4.針對國內外提出的同步交流采樣誤差補償算法的局限性，本文從理論上對同步交流采樣的準確誤差進行了研究，并嘗試根據被測信號周期的首尾過零點的三角形相似法，求出誤差參數并對誤差進行補償。此外，考慮到采樣周期△T不均勻，經多次采樣后會產生累積誤差，本文也給出了采樣周期△T的優化算法。 5.完成了系統硬件設計，并根據補償算法和△T優化法則，編寫了相應采樣驅動和串口驅動。最后對實驗數據進行了分析和比較，得出重要結論：該補償算法實現簡單，計算機工作量小，精度較高。
上傳時間： 2013-04-24
上傳用戶：xzt
由于永磁伺服電機具有轉子轉動慣量 小，響應速度快，效率高，功率密度高，電機體積小，消除電刷而減少噪音和維護等其他電機難以比擬的優點，在高性能位置伺服領域，尤其為伺服電機組成的伺服系統應用越來越廣泛。 永磁無刷電機有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機的伺服系統 目前實現永磁同步電動機的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實現位置控制編程量較大，美國國際整流器公司針對高性能交流伺服驅動要求，基于fpga技術開發出了完整的閉環電流控制和速度控制的伺服系統單片解決方案—irmck201。本文就是基于這種數字運動控制芯片，設計了dsp和irmck201的交流伺服控制系統。該系統具有性能優越，結構簡單，編程任務小，開發周期短等優點，對其他交流位置伺服控制系統也具有很好的推廣意義。
上傳時間： 2013-06-07
上傳用戶：zgu489
本文主要介紹了如何運用可編程邏輯器件(FPGA)實現電機的變頻調速控制系統。 目前，電機控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(MCU)或數字信號處理器(DSP)。而FPGA的數字資源豐富、工作頻率高、可在系統編程等特點使得開發靈活、開發周期相對短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應電機，簡化了硬件和軟件設計，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機以外：可以制成通用的“IP核”應用到MCU(或DSP)，或是作為片內外設，這樣就節約了片內資源；另外，它還是ASIC設計的驗證的必經階段，這是本文選題和工作的意義。本文設計的FPGA調速控制系統以及2個IP核，下載到芯片，通過驗證。 本文第一章緒論介紹了可編程邏輯器件的發展、應用，以及EDA的發展歷程，還介紹了ASIC等。針對FPGA的快速發展，論述了它在變頻調速技術應用中的優勢。 第二章介紹了交流電動機變頻調速技術及其相關技術的發展和應用情況。著重介紹了電壓空間矢量調制方式，以及矢量控制技術、技術發展。 第三章詳細介紹了SVPWM調速系統整個系統的FPGA設計，給出了設計思路、具體方案、邏輯時序分析；最后給出了軟件仿真結果和實驗波形對照。文中還給出了SVPWM調速系統運用的FPGA設計結果，驅動電機，得到實驗波形。論證了FPGA在調速系統應用中的可行性和意義。 第四章介紹了作者針對課題相關的一些內容所設計出的IP核，給出的實驗結果等。 論文最后，對本課題所做的工作進行了簡單的總結。
上傳時間： 2013-04-24
上傳用戶：zhaiyanzhong
摘要院提出了一種采用IPM大功率模塊實現的高分辨率調壓電源的設計方法。該方法采用粗堯細調節的方式實現了高分辨率的電壓調節。重點介紹了逆變方式下粗細調節部分相位一致問題，驗結果表明這種方法切實可行。
上傳時間： 2013-07-01
上傳用戶：linlin
在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。
上傳時間： 2013-04-24
上傳用戶：zhenyushaw
