用VHDL 語(yǔ)言描述度三線(xiàn)八線(xiàn)譯碼器，其開(kāi)發(fā)均在FPGA中
標(biāo)簽： VHDL 語(yǔ)言 譯碼器
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：love1314
用VHDL和verilog實(shí)現(xiàn)的四人搶答器
標(biāo)簽： verilog VHDL 搶答器
上傳時(shí)間： 2015-11-15
上傳用戶(hù)：redmoons
介紹了基于VHDL的可編程分頻器在波形發(fā)生器中的應(yīng)用的方法，利用這一方法， 可使波形頻率在大范圍內(nèi)變化。
標(biāo)簽： VHDL 可編程分頻器 中的應(yīng)用 波形發(fā)生器
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：秦莞爾w
本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計(jì)方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語(yǔ)言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
標(biāo)簽： VHDL 分頻 整數(shù) 系數(shù)
上傳時(shí)間： 2015-11-27
上傳用戶(hù)：tyler
相位比較器的VHDL實(shí)現(xiàn)程序，現(xiàn)行的相位比較器結(jié)構(gòu)往往十分復(fù)雜，難于實(shí)現(xiàn)。而在一些對(duì)精度要求不是很高的領(lǐng)域，簡(jiǎn)單靈活的相位比較算法有著廣闊的市場(chǎng)。
標(biāo)簽： VHDL 相位比較器 程序
上傳時(shí)間： 2015-12-02
上傳用戶(hù)：wangchong
由VHDL 語(yǔ)言實(shí)現(xiàn)的DA0832器利用的是QUARTUES環(huán)境已經(jīng)得到驗(yàn)證
標(biāo)簽： QUARTUES VHDL 0832 DA
上傳時(shí)間： 2014-01-18
上傳用戶(hù)：225588
一個(gè)用VHDL語(yǔ)言編寫(xiě)的譯碼器程序，希望學(xué)習(xí)的人能夠下載學(xué)習(xí)。
標(biāo)簽： VHDL 語(yǔ)言 編寫(xiě) 程序
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：as275944189
vhdl語(yǔ)言描述分頻器，實(shí)現(xiàn)2、4、8、16……分頻，經(jīng)過(guò)實(shí)踐
標(biāo)簽： vhdl 語(yǔ)言 分頻器
上傳時(shí)間： 2013-12-30
上傳用戶(hù)：hongmo
基于VHDL語(yǔ)言的HDB3碼編譯碼器的設(shè)計(jì) HDB3 碼的全稱(chēng)是三階高密度雙極性碼，它是數(shù)字基帶傳輸中的一種重要碼型，具有頻譜中無(wú)直流分量、能量集中、提取位同步信息方便等優(yōu)點(diǎn)。HDB3 碼是在AMI碼(極性交替轉(zhuǎn)換碼)的基礎(chǔ)上發(fā)展起來(lái)的，解決了AMI碼在連0碼過(guò)多時(shí)同步提取困難的問(wèn)題
標(biāo)簽： HDB3 VHDL 語(yǔ)言 編譯碼器
上傳時(shí)間： 2015-12-21
上傳用戶(hù)：jeffery
用VHDL設(shè)計(jì)的7人的搶答器,優(yōu)點(diǎn)是代碼簡(jiǎn)單,特別適合初學(xué)著作為練習(xí)和增強(qiáng)代碼編寫(xiě)能力的練習(xí),好處
標(biāo)簽： VHDL 代碼 搶答器 編寫(xiě)
上傳時(shí)間： 2016-01-26
上傳用戶(hù)：ggwz258
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
