用VHDL設計的7人的搶答器,優點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處
資源簡介：用VHDL設計的7人的搶答器,優點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處
上傳時間： 2016-01-26
上傳用戶：ggwz258
資源簡介：單片機課程設計(基于多路數字搶答器)這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2022-03-04
上傳用戶：shjgzh
資源簡介：用VHDL設計四人搶答器,VHDL學習的基礎，很好用
上傳時間： 2017-09-25
上傳用戶：lizhen9880
資源簡介：用VHDL設計UART的文章，使用QuartusII平臺
上傳時間： 2013-08-24
上傳用戶：sc965382896
資源簡介：乒乓球游戲機實驗報告實驗人： 大火虎設計課題： 用VHDL設計一個乒乓球游戲機,用開關來摸擬球手及裁判,用LED來模擬乒乓球,采用每局十一球賽制,比分由七段顯示器顯示. 設計思路： 采用按功能分塊,將整個電路分成若干子程序,利用不同的子程序來實現記分，顯示，...
上傳時間： 2015-08-25
上傳用戶：gtzj
資源簡介：這是用VHDL設計的10ns和250ns脈寬的信號
上傳時間： 2015-09-08
上傳用戶：jing911003
資源簡介：用VHDL設計的3-8譯碼器，精簡~！
上傳時間： 2014-01-27
上傳用戶：chens000
資源簡介：用VHDL設計一個小游戲的例子，適合教學或自學使用
上傳時間： 2015-10-29
上傳用戶：努力努力再努力
資源簡介：用VHDL設計同步電路所需注意的事項 值得新手參考
上傳時間： 2013-12-15
上傳用戶：小寶愛考拉
資源簡介：介紹了用VHDL設計數字鐘的相關知識,是學習VHDL的經典例子.
上傳時間： 2016-01-25
上傳用戶：xymbian
資源簡介：用VHDL設計UART的文章，使用QuartusII平臺
上傳時間： 2014-11-12
上傳用戶：dreamboy36
資源簡介：具有定時功能的八路數顯搶答器的設計 本文介紹了一種用74系列常用集成電路設計的數碼顯示八路搶答器的電路組成、設計思路及功能。該搶答器除具有基本的搶答功能外，還具有定時、計時和報警功能。主持人通過時間預設開關預設供搶答的時間，系統將完成自動倒...
上傳時間： 2013-12-30
上傳用戶：haoxiyizhong
資源簡介：用VHDL設計實現的多功能電子鐘，可有日歷，鬧鐘，修改等多種功能
上傳時間： 2016-10-08
上傳用戶：weixiao99
資源簡介：用VHDL設計具有簡單MIPS功能的源碼
上傳時間： 2014-01-17
上傳用戶：hasan2015
資源簡介：用VHDL 設計的單時鐘同步十進制可逆計數器的設計
上傳時間： 2017-05-13
上傳用戶：gundamwzc
資源簡介：一些設用VHDL設計ram的資料，請下載看看吧
上傳時間： 2017-05-22
上傳用戶：wyc199288
資源簡介：這是用VHDL設計的十進制計數器，兩個VHDL程序分別說明了out和buffer的區別
上傳時間： 2014-01-22
上傳用戶：tfyt
資源簡介：用VHDL設計的一個FIFO存儲器
上傳時間： 2017-09-09
上傳用戶：stampede
資源簡介：這是用匯編編制的一個四個人搶答器。他可以用軟件模擬硬件。對初學者很有用！
上傳時間： 2013-12-28
上傳用戶：bibirnovis
資源簡介：VHDL設計——16位A/D轉換器的設計
上傳時間： 2013-12-04
上傳用戶：JasonC
資源簡介：VHDL設計——16位D/A轉換器的設計
上傳時間： 2015-08-19
上傳用戶：dyctj
資源簡介：用VHDL設計一個4位二進制并行半加器，要求將被加數、加數和加法運算和用動態掃描的方式共陰數碼管一同時顯示出
上傳時間： 2014-11-24
上傳用戶：haohaoxuexi
資源簡介：里面集成了基于GSM模塊的車載防盜系統設計 TC35i 資料、數字搶答器（數字電路）、智能型充電器的電源和顯示的設計等畢業設計論文
上傳時間： 2014-01-10
上傳用戶：
資源簡介：0046、具有定時功能的八路數顯搶答器的設計論文
上傳時間： 2014-04-09
上傳用戶：yangbo69
資源簡介：基于STC89C52單片機的8路數字搶答器的設計—畢業論文這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-21
上傳用戶：
資源簡介：用VHDL設計CRC發生器和校驗器，供初學者參考。
上傳時間： 2013-12-20
上傳用戶：refent
資源簡介：本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間： 2013-12-17
上傳用戶：ynwbosss
資源簡介：用VHDL設計了一種2DPSK信號產生器，測試和實際應用表明其性能穩定可靠。
上傳時間： 2015-08-23
上傳用戶：水中浮云
資源簡介：用VHDL設計8*8點陣顯示陣字~~~~！
上傳時間： 2013-12-27
上傳用戶：璇珠官人
資源簡介：轉載的一個高人的java寫的五子棋,代碼中,充分考慮到了寫程序時應該考慮到的多種可能情況,特別適合初學程序的人訓練思維的嚴密性
上傳時間： 2014-01-11
上傳用戶：daoxiang126
