FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善，越來(lái)越多的用戶與設(shè)計(jì)公司開(kāi)始使用FPGA進(jìn)行系統(tǒng)開(kāi)發(fā)，因此，PFAG的市場(chǎng)需求也越來(lái)越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來(lái)越先進(jìn)，在如此良性循環(huán)下，不久的將來(lái)，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計(jì)領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場(chǎng)吸引力，因此，本文采用FPGA作為電路設(shè)計(jì)的首選。 @@ 隨著FPGA的開(kāi)發(fā)技術(shù)日趨簡(jiǎn)單化、軟件化，從面向硬件語(yǔ)言的VHDL、VerilogHDL設(shè)計(jì)語(yǔ)言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計(jì)語(yǔ)言，硬件設(shè)計(jì)語(yǔ)言開(kāi)始向高級(jí)語(yǔ)言發(fā)展。作為一個(gè)軟件設(shè)計(jì)人員，會(huì)很容易接受面向?qū)ο蟮恼Z(yǔ)言。現(xiàn)在軟件的設(shè)計(jì)中，算法處理的瓶頸就是速度的問(wèn)題，如果采用專(zhuān)用的硬件電路，可以解決這個(gè)問(wèn)題，本文在第一章第二節(jié)詳細(xì)介紹了軟硬結(jié)合的開(kāi)發(fā)優(yōu)勢(shì)。另外，在第一章中還介紹了知識(shí)產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計(jì)與開(kāi)發(fā)，許多FGPA的開(kāi)發(fā)公司開(kāi)始爭(zhēng)奪軟核的開(kāi)發(fā)市場(chǎng)。 @@ 數(shù)字電路設(shè)計(jì)中最長(zhǎng)遇到的就是通信的問(wèn)題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計(jì)中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進(jìn)行通信，但是由于集成電路資源的問(wèn)題，不可能所有的外部設(shè)備都要用并行總線進(jìn)行通信，因此其外部通信就需要進(jìn)行串行傳輸。又因?yàn)樾枰B接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個(gè)小型CPU的內(nèi)部構(gòu)造，以及這三個(gè)通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計(jì)開(kāi)發(fā)中，由于集成電路本身的特殊性，其開(kāi)發(fā)流程也相對(duì)的復(fù)雜。本文由于篇幅的問(wèn)題，只對(duì)總的開(kāi)發(fā)流程作了簡(jiǎn)要的介紹，并且將其中最復(fù)雜但是又很重要的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)的論述。在通信協(xié)議的開(kāi)發(fā)中，需要注意接口的設(shè)計(jì)、時(shí)序的分析、驗(yàn)證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計(jì)作為一個(gè)開(kāi)發(fā)范例，從協(xié)議功能的研究到最后的驗(yàn)證測(cè)試，將FPGA 的開(kāi)發(fā)流程與關(guān)鍵技術(shù)等以實(shí)例的方式進(jìn)行了詳細(xì)的論述。在SPI通信協(xié)議的開(kāi)發(fā)中，不僅對(duì)協(xié)議進(jìn)行了詳細(xì)的功能分析，而且對(duì)架構(gòu)中的每個(gè)模塊的設(shè)計(jì)都進(jìn)行了詳細(xì)的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時(shí)序分析；驗(yàn)證環(huán)境
上傳時(shí)間： 2013-04-24
上傳用戶：vvbvvb123
由于移動(dòng)環(huán)境的復(fù)雜性，無(wú)線信號(hào)在發(fā)送傳輸和接收過(guò)程中有很明顯的衰落現(xiàn)象，特別是在高頻無(wú)線通信中，多徑衰落或頻率選擇性衰落對(duì)無(wú)線信號(hào)的干擾最為嚴(yán)重。通過(guò)分集接收技術(shù)，Rake接收機(jī)在CDMA移動(dòng)通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號(hào)間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來(lái)的寬帶無(wú)線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴(kuò)頻通信系統(tǒng)，介紹了其Rake接收機(jī)工作原理和設(shè)計(jì)思想，進(jìn)行了理論仿真并用FPGA予以實(shí)現(xiàn)。 @@ 本文首先介紹了移動(dòng)通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動(dòng)通信的主要衰落以及Rake接收機(jī)基本原理及其作用。多徑信號(hào)的每路信號(hào)都可能含有可以利用的信息，Rake接收機(jī)就是通過(guò)多個(gè)相關(guān)接收器接收多徑信號(hào)中各路信號(hào)，通過(guò)信道估計(jì)和信道補(bǔ)償消去信道因子的附加相位，并把他們合并在一起，以此來(lái)改善信號(hào)的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴(kuò)頻通信系統(tǒng)的實(shí)現(xiàn)方案，并詳細(xì)介紹了其Rake接收機(jī)實(shí)現(xiàn)原理，給出了最大比合并時(shí)各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機(jī)的FPGA硬件實(shí)現(xiàn)設(shè)計(jì)方案及其系統(tǒng) 測(cè)試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機(jī)抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實(shí)現(xiàn)相對(duì)簡(jiǎn)單。最終Rake接收機(jī)的FPGA實(shí)現(xiàn)結(jié)果同理論仿真一致，時(shí)序通過(guò)，資源耗費(fèi)不大，具有較大的實(shí)用價(jià)值。 @@關(guān)鍵詞：多載波擴(kuò)頻通信，CDMA，Rake接收機(jī)，F(xiàn)PGA
上傳時(shí)間： 2013-07-25
上傳用戶：axxsa
無(wú)線局域網(wǎng)(WLAN)是未來(lái)移動(dòng)通信系統(tǒng)的重要組成部分。由于擺脫了有線連接的束縛，無(wú)線局域網(wǎng)具有移動(dòng)性好、成本低以及網(wǎng)絡(luò)傳輸故障少等諸多優(yōu)點(diǎn)，得到了越來(lái)越廣泛的發(fā)展與應(yīng)用。正交頻分復(fù)用(OFDM)技術(shù)具有抗多徑衰落，頻譜利用率高等優(yōu)點(diǎn)，特別適合于無(wú)線環(huán)境下的高速數(shù)據(jù)傳輸，是高速無(wú)線局域網(wǎng)的首選技術(shù)之一。從IEEE802.11a，IEEE802.11g到IEEE802.1n都是以O(shè)FDM為基礎(chǔ)。隨著OFDM技術(shù)的普及以及下一代通信技術(shù)對(duì)OFDM的青睞，研究與實(shí)現(xiàn)應(yīng)用于無(wú)線局域網(wǎng)的OFDM關(guān)鍵技術(shù)具有一定的意義。 本文首先介紹了WLAN的基本概念及相關(guān)協(xié)議標(biāo)準(zhǔn)和OFDM系統(tǒng)的工作原理，并描述了基于IEEE802，11a和IEEE802.11n標(biāo)準(zhǔn)的OFDM系統(tǒng)的數(shù)據(jù)幀結(jié)構(gòu)以及系統(tǒng)參數(shù)。文中對(duì)OFDM傳輸系統(tǒng)的關(guān)鍵算法進(jìn)行了詳細(xì)的研究。然后以Xilinx公司的ISE10.1為軟件平臺(tái)，利用VHDL描述的方式，并以FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)芯片SPARTAN-3E為硬件平臺(tái)，研究實(shí)現(xiàn)了適用于IEEE802.11a和IEEE802.11n的64點(diǎn)16bits復(fù)數(shù)塊浮點(diǎn)結(jié)構(gòu)的FFT模塊，(2，1，7)卷積編碼和維特比譯碼模塊，以及分組檢測(cè)和符號(hào)定時(shí)模塊，并進(jìn)行了仿真、綜合、下載驗(yàn)證等工作。
標(biāo)簽： OFDM FPGA 無(wú)線局域網(wǎng)
上傳時(shí)間： 2013-06-25
上傳用戶：cee16
這篇文章介紹了MSP430系列多單片機(jī)間的SPI主從通信原理和相關(guān)例程
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
擴(kuò)頻通信，即擴(kuò)展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽(yù)為進(jìn)入信息時(shí)代的三大高技術(shù)通信傳輸方式。 擴(kuò)頻通信是將待傳送的信息數(shù)據(jù)用偽隨機(jī)編碼序列，也即擴(kuò)頻序列(SpreadSequence)調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再進(jìn)行傳輸。接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。 擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點(diǎn)。 現(xiàn)場(chǎng)可編輯門(mén)陣列FPGA(Field Programmable Gate Array)提供了極強(qiáng)的靈活性，可讓設(shè)計(jì)者開(kāi)發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計(jì)者緊跟新標(biāo)準(zhǔn)的變化，并能提供可行的方法來(lái)滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對(duì)FPGA設(shè)計(jì)的輸入、綜合、仿真時(shí)非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語(yǔ)言，使目前一切仍處于計(jì)算機(jī)輔助設(shè)計(jì)(CAD)和規(guī)劃的電子設(shè)計(jì)活動(dòng)產(chǎn)生了實(shí)在的設(shè)計(jì)實(shí)體論文對(duì)擴(kuò)頻通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，并且用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)QuartusII實(shí)現(xiàn)了一個(gè)基帶擴(kuò)頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計(jì)了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計(jì)主要分為兩個(gè)部分。第一部分是用QuartusII軟件設(shè)計(jì)了系統(tǒng)的VHDL語(yǔ)言描述代碼，并對(duì)系統(tǒng)中每個(gè)模塊和整個(gè)系統(tǒng)進(jìn)行相應(yīng)的功能仿真和時(shí)序時(shí)延仿真；第二部分是設(shè)計(jì)了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進(jìn)行了相關(guān)測(cè)試，完成了預(yù)定的功能。
上傳時(shí)間： 2013-07-26
上傳用戶：15679277906
高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì)，而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析，通過(guò)對(duì)比它們的特性，得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。 絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開(kāi)發(fā)語(yǔ)言硬件描述語(yǔ)言Verilog HDL，并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計(jì)方法，將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊，各個(gè)模塊采用Verilog語(yǔ)言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后，通過(guò)在TMS320F2812伺服控制平臺(tái)上編寫(xiě)的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能，達(dá)到了設(shè)計(jì)的要求。
上傳時(shí)間： 2013-07-11
上傳用戶：snowkiss2014
國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫(xiě)WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫(xiě)相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
隨著數(shù)字時(shí)代的到來(lái)，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無(wú)線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來(lái)，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開(kāi)發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路Q(chēng)AM調(diào)制的全過(guò)程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過(guò)程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過(guò)程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開(kāi)發(fā)流程。 5.深入研究了基于FPAG代碼開(kāi)發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路Q(chēng)AM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：sn2080395
寬帶無(wú)線通信的持續(xù)高速的需求增長(zhǎng)刺激了新的通信技術(shù)的不斷產(chǎn)生，而這些技術(shù)的發(fā)展，很大程度上都來(lái)自于不同技術(shù)的互相補(bǔ)充與融合，這也成為新標(biāo)準(zhǔn)的源泉。正交頻分復(fù)用(OFDM)技術(shù)在提供高效的頻譜利用率以及良好的抗多徑性能的同時(shí)，通過(guò)多輸入輸出(MIMO)技術(shù)來(lái)進(jìn)一步增加信道容量，在不增加信號(hào)帶寬的基礎(chǔ)上取得更高的傳輸速率和更好的傳輸質(zhì)量。因此MIMO-OFDM技術(shù)近年來(lái)在成為研究熱點(diǎn)的同時(shí)，已被認(rèn)為是下一帶移動(dòng)通信和網(wǎng)絡(luò)接入標(biāo)準(zhǔn)中的核心技術(shù)。 本文主要對(duì)MIMO-OFDM系統(tǒng)物理層的關(guān)鍵技術(shù)進(jìn)行了研究，并主要對(duì)系統(tǒng)的同步和信道估計(jì)算法進(jìn)行了深入的分析，并提出了一些改進(jìn)。最后進(jìn)行了MIMO-OFDM基帶系統(tǒng)基于FPGA的物理層設(shè)計(jì)，對(duì)其中一些關(guān)鍵模塊的設(shè)計(jì)，比如信道估計(jì)和空時(shí)譯碼模塊進(jìn)行了詳細(xì)的討論。 第一章緒論部分首先結(jié)合寬帶無(wú)線通信技術(shù)發(fā)展的歷史就MIMO-OFDM技術(shù)產(chǎn)生發(fā)展的背景進(jìn)行了分析，指出了MIMO-OFDM研究與發(fā)展方向，最后總結(jié)了本文的工作目標(biāo)和基本要求。 第二章主要是推導(dǎo)分析了MIMO-OFDM系統(tǒng)的基本原理，先分別從OFDM技術(shù)和MIMO技術(shù)兩方面概括性的介紹了其理論以及技術(shù)特點(diǎn)，最后對(duì)MIMO與OFDM結(jié)合的關(guān)鍵技術(shù)進(jìn)行了討論。 第三章是對(duì)MIMO-OFDM同步算法的研究，主要針對(duì)基于訓(xùn)練序列的同步算法進(jìn)行了深入討論，關(guān)注點(diǎn)是訓(xùn)練序列的設(shè)計(jì)。針對(duì)原有的一些算法進(jìn)行了總結(jié)與比較，并主要對(duì)基于頻域設(shè)計(jì)的訓(xùn)練序列符號(hào)同步算法做出了改進(jìn)。 第四章首先從基于導(dǎo)頻的信道估計(jì)算法推導(dǎo)開(kāi)始，關(guān)注點(diǎn)放在MIMO-OFDM系統(tǒng)下的自適應(yīng)信道估計(jì)算法研究。文章將原有的一些OFDM自適應(yīng)信道估計(jì)算法擴(kuò)展到MIMO領(lǐng)域，結(jié)合基于共軛梯度的自適應(yīng)算法并做出了一些改進(jìn)。 第五章節(jié)是本文的硬件設(shè)計(jì)部分，文章基于一個(gè)2發(fā)2收MIMO-OFDM系統(tǒng)進(jìn)行了基帶數(shù)字處理部分的FPGA設(shè)計(jì)工作，根據(jù)設(shè)計(jì)要求實(shí)現(xiàn)了發(fā)送端和接收端數(shù)據(jù)處理的基本功能，為完善的和更高性能的MIMO-OFDM系統(tǒng)實(shí)現(xiàn)奠定了基礎(chǔ)。
標(biāo)簽： MIMOOFDM FPGA 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-06-26
上傳用戶：wl9454
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求，將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì)；然后針對(duì)OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上，對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對(duì)串/并轉(zhuǎn)換，QPSK映射，過(guò)采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程，并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中，針對(duì)定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多，資源占用較大的問(wèn)題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-25
上傳用戶：14786697487
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
