DSP 在與多個(gè)外設(shè)進(jìn)行通信時(shí)，通常需要對DSP 的串口進(jìn)行擴(kuò)展。本文詳細(xì)介紹了利用TL16C554 芯片對TMS320VC33 DSP 芯片進(jìn)行串口擴(kuò)展
上傳時(shí)間： 2013-05-29
上傳用戶：bugtamor
正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波傳輸技術(shù)，它的基本思想是在頻域內(nèi)將給定信道劃分成幾個(gè)相互正交的子信道，每個(gè)子信道使用一個(gè)子載波進(jìn)行調(diào)制，各子載波并行傳輸。該技術(shù)可以有效提高頻譜利用率，能夠?qū)苟鄰叫?yīng)產(chǎn)生的頻率選擇性衰弱和載波間干擾，在時(shí)變、頻變、多徑干擾嚴(yán)重的水聲信道中具有較強(qiáng)的優(yōu)勢。 隨著計(jì)算機(jī)和多媒體通信技術(shù)的發(fā)展，嵌入式系統(tǒng)在各個(gè)領(lǐng)域的應(yīng)用不斷深入。其中，基于ARM技術(shù)知識(shí)產(chǎn)權(quán)(IP)核的微處理器依靠其高性能、低功耗和易擴(kuò)展的特點(diǎn)，在工業(yè)控制、無線通信、消費(fèi)電子等多個(gè)領(lǐng)域得到廣泛的應(yīng)用；隨著嵌入式系統(tǒng)復(fù)雜度的提高，操作系統(tǒng)已成為嵌入式系統(tǒng)不可缺少的一部分。其中，嵌入式Linux憑借免費(fèi)開源、功能強(qiáng)大、成熟穩(wěn)定等特點(diǎn)，目前已成為主要的嵌入式操作系統(tǒng)之一。 數(shù)字信號處理器(Digital Signal Processor，DSP)具有很強(qiáng)的數(shù)字信號處理能力，可以滿足各種高實(shí)時(shí)要求，但其尋址范圍小，I/O功能較差。ARM+DSP雙處理器的結(jié)構(gòu)可以充分利用ARM和DSP各自的優(yōu)勢實(shí)現(xiàn)協(xié)同工作。 本論文的主要工作是研究和實(shí)現(xiàn)一個(gè)基于OFDM技術(shù)的由ARM+DSP硬件平臺(tái)實(shí)現(xiàn)的能夠完成水下聲信道圖像傳輸?shù)南到y(tǒng)。主要研究內(nèi)容包括OFDM系統(tǒng)的基本原理、ARM+DSP底層硬件的驅(qū)動(dòng)和控制，Linux操作系統(tǒng)的移植、MiniGUI人機(jī)界面的設(shè)計(jì)、相關(guān)應(yīng)用軟件的編寫以及在TMS320VC5502上初步實(shí)現(xiàn)OFDM的調(diào)制解調(diào)，以期對今后水下圖像傳輸系統(tǒng)的實(shí)現(xiàn)能具有較大的參考價(jià)值。
標(biāo)簽： ARMDSP OFDM 圖像傳輸系統(tǒng)
上傳時(shí)間： 2013-05-20
上傳用戶：Ruzzcoy
TI公司的TMS320LF2407型DSP微控制器內(nèi)嵌的異步串行口（SCI）支持CPU與其它使用標(biāo)準(zhǔn)格式的異步外設(shè)之間的數(shù)字通訊，通過RS-232接口可以方便地進(jìn)行DSP之間或與PC機(jī)之間的異步通信。而串行外設(shè)接口（SPI）是一個(gè)高速同步串行輸入/輸出（I/O）端口，常用于DSP控制器和外部器件或其它控制器間的通訊。本設(shè)計(jì)正是通過TMS320LF2407所帶有的SCI模塊進(jìn)行兩臺(tái)DSP的數(shù)據(jù)傳輸通信。同時(shí)還利用了DSP2407的SPI模塊和I/O口作了顯示以及鍵盤擴(kuò)展電路，以便能實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)的收發(fā)。此實(shí)例電路結(jié)構(gòu)簡單易懂，非常適合剛接觸DSP的初學(xué)者使用，具有很好的參考價(jià)值。
上傳時(shí)間： 2013-07-01
上傳用戶：huyanju
介紹基于Matlab 環(huán)境的微機(jī)與單片機(jī)串行數(shù)據(jù)通信方法。該方法利
標(biāo)簽： Matlab 環(huán)境 串行數(shù)據(jù)通信
上傳時(shí)間： 2013-07-16
上傳用戶：ommshaggar
智能家庭信息系統(tǒng)是集自動(dòng)化、計(jì)算機(jī)、通信技術(shù)于一體的“3C”系統(tǒng)，它將各種家電產(chǎn)品結(jié)合成一個(gè)有機(jī)整體，實(shí)現(xiàn)了對家電設(shè)備進(jìn)行集中或異地控制和管理，以及能夠與外界進(jìn)行信息交互，以控制終端為突破口作為對家庭信息系統(tǒng)的研究，將有可能在以后的競爭中占據(jù)制高點(diǎn)，取得良好的經(jīng)濟(jì)和社會(huì)效益。 本課題開發(fā)的智能家庭信息系統(tǒng)是以實(shí)際項(xiàng)目為背景，對基于網(wǎng)絡(luò)的嵌入式家庭信息系統(tǒng)進(jìn)行了研究。通過對傳統(tǒng)智能家居的特點(diǎn)進(jìn)行分析，指出了目前市場上的智能家居系統(tǒng)的局限性，提出了基于短距無線網(wǎng)絡(luò)的現(xiàn)代智能家居系統(tǒng)是將來的發(fā)展趨勢。 接著對智能家居控制的系統(tǒng)構(gòu)架以及相關(guān)關(guān)鍵技術(shù)進(jìn)行了分析和比較，指出基于IEEE802.15.4的ZigBee技術(shù)是目前最適合無線家居控制系統(tǒng)的無線標(biāo)準(zhǔn)，并對該標(biāo)準(zhǔn)進(jìn)行了深入研究。 論文充分考慮到家庭信息化網(wǎng)絡(luò)的現(xiàn)狀和家庭內(nèi)部各信息家電的互連、集中控制、遠(yuǎn)程訪問與控制的需求，以及低成本實(shí)現(xiàn)的實(shí)際需要，及設(shè)備互連對傳輸帶寬和使用靈活性等特點(diǎn)的需要，設(shè)計(jì)了以無線ZigBee技術(shù)組成家庭網(wǎng)絡(luò)體系總體結(jié)構(gòu)，避免了在家庭內(nèi)部布線的缺陷，且滿足了功耗低，成本低，網(wǎng)絡(luò)容量大等要求。 設(shè)計(jì)了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標(biāo)準(zhǔn)的射頻收發(fā)器CC2420來實(shí)現(xiàn)ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨(dú)使用，也可以嵌入其它設(shè)備。 論文采用了免費(fèi)、公開的linux操作系統(tǒng)，并給出了在Linux上的開發(fā)流程。 最后，論文具體分析了無線ZigBee協(xié)議、ZigBee組網(wǎng)技術(shù)以及它們在將來的廣泛應(yīng)用。深入地研究了HTTP超文本傳輸協(xié)議，設(shè)計(jì)了遠(yuǎn)程客戶端訪問和控制家用電器的界面，并給出了部分軟件設(shè)計(jì)流程圖。
標(biāo)簽： ARM 嵌入式系統(tǒng) 家 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：agent
近年來，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間： 2013-07-31
上傳用戶：aeiouetla
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個(gè)信道分為多個(gè)帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實(shí)現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強(qiáng)，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點(diǎn)，但為了準(zhǔn)確的恢復(fù)信號，信道估計(jì)是OFDM系統(tǒng)中必須實(shí)現(xiàn)的一環(huán)。 本文正是針對OFDM接收機(jī)中的信道估計(jì)模塊的運(yùn)算部件的實(shí)現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計(jì)的LS算法，一階線性插值算法，二次多項(xiàng)式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計(jì)模塊模型。其次研究了加法器電路和乘法器電路的實(shí)現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點(diǎn)。接著研究了幾種主要的除法器設(shè)計(jì)算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計(jì)的特點(diǎn)選擇了函數(shù)迭代和CORDIC算法作為具體實(shí)現(xiàn)的方法。最后，在前面的設(shè)計(jì)的基礎(chǔ)上在FPGA芯片上實(shí)現(xiàn)了前面的設(shè)計(jì)方案。
標(biāo)簽： OFDM FPGA 信道估計(jì) 模塊
上傳時(shí)間： 2013-06-06
上傳用戶：yyyyyyyyyy
由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會(huì)產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯(cuò)控制的方法來糾正傳輸過程中的錯(cuò)誤.本文的目的就是研究如何通過差錯(cuò)控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點(diǎn)研究一種信道編解碼的算法和邏輯電路的實(shí)現(xiàn)方法,并在硬件上驗(yàn)證,利用碼流傳輸?shù)臏y試方法,對設(shè)計(jì)進(jìn)行測試.在以上的研究基礎(chǔ)之上,橫向擴(kuò)展和課題相關(guān)問題的研究,包括FPGA實(shí)現(xiàn)和高速硬件電路設(shè)計(jì)等方面的研究. 糾錯(cuò)碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯(cuò)碼,在線性分組碼中,它具有最強(qiáng)的糾錯(cuò)能力,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤.在深空通信,移動(dòng)通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進(jìn)和相關(guān)的硬件實(shí)現(xiàn)技術(shù)的發(fā)展,RS碼在實(shí)際中的應(yīng)用也將更加廣泛. 在研究中,對所研究的問題進(jìn)行分解,集中精力研究課題中的重點(diǎn)和難點(diǎn),在各個(gè)模塊成功實(shí)現(xiàn)的基礎(chǔ)上,成功的進(jìn)行系統(tǒng)組合,協(xié)調(diào)各個(gè)模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計(jì)中,使用了自頂向下的設(shè)計(jì)方法,編解碼算法每一個(gè)子模塊分開進(jìn)行設(shè)計(jì),最后在頂層進(jìn)行元件例化,正確實(shí)現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯(cuò)碼的設(shè)計(jì)方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實(shí)現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時(shí)序仿真,并討論了FPGA設(shè)計(jì)的一般性準(zhǔn)則以及高速數(shù)字電路設(shè)計(jì)的一些常用方法和注意事項(xiàng)；最后設(shè)計(jì)基于FPGA的硬件電路平臺(tái),并利用靜態(tài)和動(dòng)態(tài)的方法對編解碼算法進(jìn)行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進(jìn)行了RTL描述,在Altera公司Cyclone系列FPGA平臺(tái)上面實(shí)現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達(dá)到158MHz,解碼的最高工作頻率達(dá)到91MHz.在進(jìn)行硬件調(diào)試的時(shí)候,整個(gè)系統(tǒng)工作在30MHz的時(shí)鐘頻率下,通過了硬件上的靜態(tài)測試和動(dòng)態(tài)測試,并能夠正確實(shí)現(xiàn)預(yù)期的糾錯(cuò)功能.
上傳時(shí)間： 2013-07-01
上傳用戶：liaofamous
基于小波變換和神經(jīng)網(wǎng)絡(luò)理論,對非穩(wěn)定、大信噪比(SNR)變化的通信信號進(jìn)行有效的特征提取和分類,實(shí)現(xiàn)了通信信號調(diào)制方式的分類識(shí)別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細(xì)節(jié)作為特征采,實(shí)驗(yàn)得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號特征矢量,提取的信號特征矢量64點(diǎn);然后依據(jù)神經(jīng)網(wǎng)絡(luò)理論,分別采用BP網(wǎng)絡(luò)作為分類器對通信信號調(diào)制識(shí)別分類.從計(jì)算機(jī)模擬實(shí)驗(yàn)結(jié)果可知,該方法能很好地完成通信信號調(diào)制識(shí)別分類任務(wù),使識(shí)別正確率得到了明顯改善,同時(shí)降低了識(shí)別分類過程的復(fù)雜度,并且為通信信號調(diào)制識(shí)別的DSP實(shí)現(xiàn)提供了快速計(jì)算的理論基礎(chǔ).其次,介紹了TMS320LF2407 DSP和FPGA的結(jié)構(gòu)原理,并在此基礎(chǔ)上設(shè)計(jì)了數(shù)字信號處理板和制作調(diào)試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應(yīng)用程序,并在信號處理板上調(diào)試和運(yùn)行.
標(biāo)簽： DSPs FPGA 通信信號 調(diào)制識(shí)別
上傳時(shí)間： 2013-07-23
上傳用戶：731140412
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時(shí)的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時(shí)間： 2013-04-24
上傳用戶：924484786
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
