EDK9．1i和ISE9．1i等工具的設計使用流程
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設計使用流程...
儀的設計技術資料
?? 資源總數：319727
?? 源代碼：529860
?? 儀的設計全部資料 (319727個)
高分辨率實時圖象采集系統的設計方案
高分辨率實時圖象采集系統的設計方案，利用FPGA進行設計的...
詳細介紹了FPGA的設計的指導性原則
詳細介紹了FPGA的設計的指導性原則，FPGA的設計的具體準則，FPGA設計中的常見疑問，用FPGA的不可不看！...
FPGA中雙向端口I/O的設計
:針對現場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設計,同時給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設計方法,選用Xilinx的Spartan2E芯片設計一個多...
針對嵌入式系統的底層網絡接口給出了一種由FPGA實現的以太網控制器的設計方法
針對嵌入式系統的底層網絡接口給出了一種由FPGA實現的以太網控制器的設計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網物理層...
基于FPGA的交通燈的設計 有Verilog HDL 源碼、仿真圖與引腳配置圖
基于FPGA的交通燈的設計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現\r\n...
在數字電路的設計中
在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應提高，因此在設計中較難把握，但在理解RTL電路時序模型的基礎上，采用合理的設計方法在設計復雜數字系統是...
基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼
基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等...
有限狀態機的設計，包括仿真文件以及sof文件
有限狀態機的設計\\r\\n包括仿真文件以及sof文件...
基于CPLD的擾碼與解擾碼器的設計
基于CPLD的擾碼與解擾碼器的設計，擾碼用M序列實現，m序列級數和頻率可選...