在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應提高，因此在設計中較難把握，但在理解RTL電路時序模型的基礎上，采用合理的設計方法在設計復雜數字系統是行之有效的，通過許多設計實例證明采用這種方式可以使電路的后仿真通過率大大提高，并且系統的工作頻率可以達到一個較高水平
資源簡介：在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應提高，因此在設計中較難把握，但在理解RTL電路時序模型的基礎上，采用合理的設計方法在設計復雜數字系統是行之有效的，通過許多設計實例證明采用這種方...
上傳時間： 2013-08-18
上傳用戶：nairui21
資源簡介：指令譯碼電路的設計。 主要用在數字電路的設計中。 所用語言為Verilog HDL.
上傳時間： 2015-05-02
上傳用戶：h886166
資源簡介：在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應提高，因此在設計中較難把握，但在理解RTL電路時序模型的基礎上，采用合理的設計方法在設計復雜數字系統是行之有效的，通過許多設計實例證明采用這種方...
上傳時間： 2014-01-19
上傳用戶：邶刖
資源簡介：關于心理聲學以及心理聲學模型在數字水印算法設計中的一些算法應用
上傳時間： 2013-12-27
上傳用戶：hj_18
資源簡介：在需要計算的設計中，諸如：收款機、計算器等經常遇到2位小數的處理，簡單的處理方法就是將數據乘以100后存儲、處理，現提供一函數用于6字節除以100的n次方
上傳時間： 2015-03-13
上傳用戶：waitingfy
資源簡介：講述高速數字電路的設計和布線原理，有很多具體的技巧和經驗
上傳時間： 2015-03-15
上傳用戶：aeiouetla
資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
上傳時間： 2015-05-02
上傳用戶：zukfu
資源簡介：無限沖激響應數字濾波器的設計中的各個例子的程序，希望對大家有用
上傳時間： 2015-08-15
上傳用戶：stvnash
資源簡介：一個關于數字電路的設計性試驗，對剛學數字電路的初學者有較好的幫組，希望對你們有一定幫組
上傳時間： 2015-10-04
上傳用戶：xfbs821
資源簡介：具有在keil c上運的強大功能.在數字示波器的制作中可以用到次程序,此外其他一些c工具也可以使用
上傳時間： 2013-12-06
上傳用戶：rocketrevenge
資源簡介：設計模式實現的數據庫底層操作組件在應用程序的設計中，數據庫的訪問是非常重要的，我們通常需要將對數據庫的訪問集中起來，以保證良好的封裝性和可維護性。在.Net中，數據庫的訪問，對于微軟自家的SqlServer和其他數據庫（支持OleDb），采用不同的訪問方法，...
上傳時間： 2014-12-06
上傳用戶：Yukiseop
資源簡介：在Keil uVision2的設計中，關于C51的延時說明.解除硬件干擾。
上傳時間： 2016-07-25
上傳用戶：pkkkkp
資源簡介：無線電源控制系統接收和發射程序 主要是無線電源電路的設計中的程序
上傳時間： 2014-08-02
上傳用戶：
資源簡介：PPT 介紹復雜數字電路的設計方法，及其相應的工具，還有DAC源碼。
上傳時間： 2017-07-21
上傳用戶：evil
資源簡介： 文中簡要介紹了電流型運放的特性，著重對電流型運放的應用電路進行測試，研究電流型運放的應用特性。實驗中，選擇典型電流型運放及電壓型運放構建負阻變換器、電壓跟隨器和同相比例放大器，通過對此3類應用電路的測試，分析、總結運放參數對特殊應用電路...
上傳時間： 2013-10-18
上傳用戶：13736136189
資源簡介：在接口電路的設計中，硬件電路的調試是非常關鍵的一步，掌握了正確的調試方法對整個電路的設計過程會起到事半功倍的促進作用。本文選用5G14433芯片與MCS一51單片機接口電路為例說明了硬件電路的調試過程
上傳時間： 2013-11-07
上傳用戶：農藥鋒6
資源簡介：獻給廣大熱愛數字電路和初級學習數字電路的同胞.
上傳時間： 2015-05-15
上傳用戶：stop
資源簡介：在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應提高，因此在設計中較難把握，但在理解RTL電路時序模型的基礎上，采用合理的設計方法在設計復雜數字系統是行之有效的，通過許多設計實例證明采用這種方...
上傳時間： 2015-10-08
上傳用戶：shzweh1234
資源簡介：PCI Local Bus v2.1
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：按鍵在數字電路設計中經常用到。按鍵的彈跳現象是數字系統設計中存在的客觀問題。按鍵是機械觸點，當接觸點斷開或閉合時會產生抖動。為使每一次按鍵只做一次響應，就必須去除抖動。本文對按鍵的抖動信號進行了分析，并通過計數器的方式完成了消除抖動電路模塊...
上傳時間： 2016-09-22
上傳用戶：xc216
資源簡介：有關VHDL在數字電路設計中的應用介紹以及一些典型事例，對于初學者有一定幫助
上傳時間： 2014-01-07
上傳用戶：klin3139
資源簡介：主要介紹電子設計自動化EDA技術的仿真軟件Multisim的主要功能特點，并通過該軟件對基于555定時器設計的多諧振蕩器的波形仿真這一實例來進一步說明它在數字電路設計中的應用。在與傳統實驗進行對比的同時得出其也具有局限性的結論。
上傳時間： 2013-10-20
上傳用戶：lalalal
資源簡介：闡述了電路虛擬技術在《數字電路》課程實驗中的輔助作用,分析了在數字電路課程實驗中虛擬技術應用的利與弊,給出了應用虛擬電路技術在數字電路課程實驗教學的建議。
上傳時間： 2013-10-19
上傳用戶：ANRAN
資源簡介：在數字電路中，常需要對較高頻率的時鐘進行分頻操作，得到較低頻率的時鐘信號。我們知道，在硬件電路設計中時鐘信號時非常重要的。
上傳時間： 2015-04-22
上傳用戶：電子世界
資源簡介：在數字電路中，常需要對較高頻率的時鐘進行分頻操作，得到較低頻率的時鐘信號。我們知道，在硬件電路設計中時鐘信號是最重要的信號之一。 下面我們介紹分頻器的 VHDL 描述，在源代碼中完成對時鐘信號 CLK 的 2 分頻， 4 分頻， 8 分頻， 16 分頻。 這也是最簡...
上傳時間： 2015-08-25
上傳用戶：wangchong
資源簡介：數字電路的串擾分析在數字電路設計領域,串擾是廣為存在的,如PCB板、器件封裝(Package)、連接器(Connector)和連接電纜(Cable)。而且隨著信號速率的提高和產品外形尺寸越來越小，數字系統總的串擾也急劇增加。過大的串擾會影響到系統的性能,甚至可能引起電路的...
上傳時間： 2015-11-02
上傳用戶：黑漆漆
資源簡介：本文介紹了在數字下變頻(DDC) 中的抽取濾波器系統設計方法和具體實現方案。采用CIC 濾波器、HB 濾波器、FIR 濾波器三級級聯的方式來降低采樣率。通過實際驗證,證明了設計的可行性
上傳時間： 2013-12-25
上傳用戶：小寶愛考拉
資源簡介：分頻電路的VHDL設計,在你的設計中,如果有用到分頻電路的話,他將幫組你了解分頻電路
上傳時間： 2013-12-20
上傳用戶：a6697238
資源簡介：有實驗結果,用MOSIN6編寫的,是Verilog HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在Verilog模塊中應用計數器； 3. 學習測試模塊的編寫、綜合和不同層次的仿真。 練習四 ...
上傳時間： 2016-11-19
上傳用戶：mhp0114
資源簡介：FIR數字濾波器的設計方法主要是建立在對理想濾波器頻率特性作某種近似的基礎上的。這些近似方法有窗函數法、頻率抽樣法、最佳一致逼近法。在這里只討論窗函數法。程序中也是采用了這種方法。
上傳時間： 2016-12-14
上傳用戶：jennyzai
