国产精品一区hongkong,北岛玲heyzo一区二区,黄色国产精品一区二区三区

仿真以及代碼實(shí)現(xiàn)

基于DSP的TSC型動態無功補償裝置的研究.rar

無功功率是影響電網穩定的一個重要因素，無功補償是保證電力系統高效可靠運行的有效措施之一，它關系到整個電力系統能否安全穩定的運行。基于國內電力市場的需求現狀，考慮到無功補償的實現條件和經濟適應性，研制出了一種基于DSPTMS320LF2407A控制的TSC型低壓動態無功補償裝置。本文主要研究了TSC無功補償的基本原理，無功補償的控制方式和原理，MATLAB系統仿真以及控制器的軟、硬件的設計。在硬件設計方面，由DSPTMS320LF2407A作為主控制器，能夠實現自動采樣計算、無功自動調節、故障保護、數據存儲等功能，具有比傳統的單片機控制運算速度高，實時性好的特點。采用晶閘管控制投切電容器，完全實現了電容器的快速，無弧，無沖擊投切，具有優良的性能。在軟件上，采用C語言和匯編語言混合編程。在投切原則上，與常見的功率因數控制方案相比較，采用無功功率和功率因數相結合控制方式，避免了輕載投切振蕩，使無功調節更為合理。為了實現裝置應具有的功能，本文設計并制作了較為完整的控制電路及其外圍設備的硬件電路。文中設計編寫了整個控制系統的控制程序，給出了控制軟件的結構框圖。結果表明本裝置軟硬件設計合理，控制方法可行，系統運行可靠，達到了預期的目的。

標簽： DSP TSC 動態

上傳時間： 2013-07-05

上傳用戶：fff4444
太陽能電池陣列模擬器的研究與設計.rar

21世紀，人類面臨著實現經濟和社會可持續發展的重大挑戰，能源問題越來越突出，太陽能等可再生能源逐漸成為人類關注的焦點。時至今日，人類對光伏系統的研究越來越深入廣泛，但在光伏系統的研發過程中，太陽能電池由于受日照強度、環境溫度影響較大，導致實驗成本過高，研發周期變長。太陽能電池陣列模擬器便能較好地解決這一問題。 @@ 本文首先對比了模擬式太陽能電池模擬器和數字式太陽能電池模擬器的優缺點，選取了數字式太陽能電池陣列模擬器作為研究對象，并對研究太陽能電池陣列模擬器的實際意義作了闡述。隨后描述了太陽能電池的輸出特性，討論了適合工程計算的太陽能電池陣列數學物理模型。 @@ 本文研究的太陽能電池陣列模擬器由功率電路和控制電路兩部分組成。功率電路選取了半橋型DC/DC電路作為主電路拓撲，對其工作過程進行了分析，并對各部分電路進行了設計。然后設計了電壓電流雙閉環調節器，在此基礎之上用PSIM仿真軟件對所設計的太陽能電池陣列模擬器進行了仿真，包括靜態工作點的仿真以及動態響應速度的仿真，通過仿真驗證了模擬器能夠達到所要求指標。 @@ 控制電路板是整個模擬器的核心控制部分，通過控制運算提供輸出電壓的參考值，進而提供控制功率管開通關斷的PWM信號。本文選取了microchip公司的dsPIC30F2023作為主控制芯片，分析了該型號微處理芯片的性能特點，介紹了模擬信號采樣電路、232通訊電路、人機交互界面電路等外圍電路的硬件設計，調節器采用了數字PID控制。 @@ 在MPLAB集成開發環境中進行了軟件方案的設計，主要包括主程序、生成PWM程序、AD采樣、故障處理、人機交互程序等，介紹了各個模塊的程序流程。 @@ 軟硬件系統設計完成后，最終實現了太陽能電池陣列模擬器，可以為光伏系統的研究提供一個良好的實驗平臺。 @@關鍵詞：太陽能電池陣列模擬器；半橋型DC/DC變換器；dsPIC30F2023

標簽： 太陽能電池陣列模擬

上傳時間： 2013-07-28

上傳用戶：cceezzpp
串聯諧振軟開關推挽電路研究.rar

低電壓輸入高電壓輸出的直流變換器被廣泛地應用在太陽能光伏發電系統、風能發電系統、燃料電池系統、車載逆變器電源等電力電子裝置中。隨著電力電子技術的發展，對該類型的變換器也提出了更高的要求。本文主要針對中小功率的升壓變換器，對串聯諧振軟開關推挽電路進行了研究分析及實驗。文章首先對理想工作條件下的串聯諧振軟開關推挽電路進行理論、仿真分析，并通過實驗驗證了電路損耗小、效率高的特性。三種不同的控制方案：導通時間固定、關斷時間變化的PFM調制方式，導通時間變化、關斷時間固定的PFM調制方式，PWM調制方式，被分別應用到電路中。通過理論、仿真以及實驗研究，比較分析了三種控制方案的優缺點，特別是對軟開關特性、輸出電壓調節及適用范圍等問題做了細致分析。文章還對應用在串聯諧振軟開關推挽電路中的變壓器作了一定研究分析。根據變壓器的機理，對該電路中特有變壓器的高變比問題和漏感問題展開分析，并提出工藝和設計原理上的相應的解決方案。為進一步實現能量的高效轉換，提出了基于雙變壓器結構拓撲的串聯諧振軟開關推挽電路，并進行了有關理論分析、仿真和實驗研究。同單變壓器電路相比，該電路具有開關損耗小、變壓器損耗小、效率更高的優點，實驗結果充分驗證了以上結論。

標簽： 串聯諧振軟開關推挽電路

上傳時間： 2013-04-24

上傳用戶：關外河山
FPGA內全數字延時鎖相環的設計.rar

現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片?，F在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。

標簽： FPGA 全數字延時

上傳時間： 2013-06-10

上傳用戶：yd19890720
全并行Viterbi譯碼器的FPGA實現

　　本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中?！　∈紫冉榻B了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的一些經典算法，對這些算法的硬件結構設計進行優化并利用FPGA實現，而后在QuartusⅡ平臺上對各模塊的實現進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統上的誤碼率測試性能結果?！　y試結果表明，系統的誤碼率達到了工程標準的要求，從而驗證了譯碼器設計的可靠性，同時所設計的基于FPGA實現的全并行Viterbi譯碼器適用于高速數據傳輸的應用場合。

標簽： Viterbi FPGA 并行譯碼器

上傳時間： 2013-07-30

上傳用戶：13913148949
PCI總線接口控制器的FPGA設計

本論文采用TOP-DOWN設計方法對PCI總線接口控制器的設計與實現進行了研究,對PCI總線協議做了比較深刻的理解和分析.本論文以PCI總線接口控制器的設計和實現為線索,闡述了PCI總線接口控制器設計、仿真及綜合、驗證的各個步驟,以及PCI板卡驅動程序的編寫和調試.作為PCI接口控制器下一步發展的前瞻性研究,還介紹PCI接口控制器DMA傳輸方式的實現思路及功能模塊劃分.在本論文的研究中,重點分析了PCI總線接口控制器的設計、對PCI總線協議的分析理解是進行PCI總線接口控制器設計的前提,而對PCI總線接口控制器的功能分析和結構劃分是設計的關鍵.本論文在對PCI總線接口控制器的功能分析和結構分析的基礎上,對PCI總線接口控制器的整體設計和子模塊的劃分和實現進行了詳細的分析闡述.通過本論文的研究,完成了PCI總線接口控制器的設計,并且通過編寫測試激勵程序完成了功能仿真,以及布局布線后的時序仿真,并設計了PCB實驗板進行了測試,證明所實現的PCI接口控制器完成了要求的功能.

標簽： FPGA PCI 總線接口控制器

上傳時間： 2013-04-24

上傳用戶：stvnash
保密通信中RS編解碼的FPGA實現

由于信道中存在干擾,數字信號在信道中傳輸的過程中會產生誤碼.為了提高通信質量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質量,保證傳輸的正確性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現方法,并在硬件上驗證,利用碼流傳輸的測試方法,對設計進行測試.在以上的研究基礎之上,橫向擴展和課題相關問題的研究,包括FPGA實現和高速硬件電路設計等方面的研究. 糾錯碼技術是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤.在深空通信,移動通信以及數字視頻廣播等系統中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關的硬件實現技術的發展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現的基礎上,成功的進行系統組合,協調各個模塊穩定的工作. 在本文中的EDA設計中,使用了自頂向下的設計方法,編解碼算法每一個子模塊分開進行設計,最后在頂層進行元件例化,正確實現了編碼和解碼的功能. 本文首先介紹相關的數字通信背景；接著提出糾錯碼的設計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設計的一般性準則以及高速數字電路設計的一些常用方法和注意事項；最后設計基于FPGA的硬件電路平臺,并利用靜態和動態的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調試的時候,整個系統工作在30MHz的時鐘頻率下,通過了硬件上的靜態測試和動態測試,并能夠正確實現預期的糾錯功能.

標簽： FPGA 保密通信 RS編解碼

上傳時間： 2013-07-01

上傳用戶：liaofamous
基于FPGA的軟件無線電DDC設計

軟件無線電DDC(數字下變頻)系統作為前端ADC與后端通用DSP器件之間的橋梁，通過降低數據流的速率，把低速數據送給后端通用DSP器件進行處理，其性能的優劣將對整個軟件無線電系統的穩定性產生直接影響。采用專用DDC芯片完成數字下變頻，雖然具有抽取比大、性能穩定等優點，但價格昂貴，靈活性不強，不能充分體現軟件無線電的優勢。FPGA工藝發展迅速，處理能力大大增強，相對于ASIC、DSP來說具有吞吐量高、開發周期短、可實現在線重構等諸多優勢。正因為這些優點，使得FPGA在軟件無線電的研究和開發中起著越來越重要的作用。本次設計的目標是在一塊FPGA芯片上實現單通道數字下變頻系統?，F階段主要對軟件無線電數字下變頻器的FPGA實現方法進行了研究分析，重點完成了其主要模塊的設計和仿真以及初步的系統級驗證。論文首先對軟件無線電數字下變頻的國內外現狀進行了分析，然后對FPGA實現數字下變頻設計的優勢作了闡述。在對軟件無線電理論基礎、數字信號處理的相關知識深入研究的基礎上重點研究軟件無線電數字下變頻技術。對數字下變頻的NCO、混頻、CIC、HB、FIR模塊的實現方法進行深入研究，在：MATLAB中設定整體系統方案、完成模塊劃分和接口定義，并對部分模塊建立數學模型并仿真、對模塊的性能進行優化。從數字下變頻的系統層次上考慮了各模塊彼此問的性能制約，從而選擇合理配置、優化系統結構以獲得模塊間的性能均衡和系統性能的最優化。最后通過使用編寫'Verilog程序和調用部分lP Core相結合的方法完成數字下變頻各個模塊的設計并完成仿真和調試。結果表明設計的思想和結構是正確的，在下一步工作中主要完成系統的板級調試。

標簽： FPGA DDC 軟件無線電

上傳時間： 2013-04-24

上傳用戶：隱界最新
基于FPGA的高分辨率圖像采集卡

隨著計算機科學和視頻技術的廣泛發展,數字圖像采集在電子通信與信息處理領域得到了廣泛的應用,例如廣播電視的數字化、網絡視頻、監視監控系統等. 視頻圖像采集卡作為計算機視頻應用的前端設備,承擔著模擬視頻信號向數字視頻信號轉換的任務,在多媒體時代占據著重要的位置.設計一種功能靈活,使用方便,便于嵌入到系統中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數字圖像采集系統的發展現狀和前景,提出了本次設計的目標: 完成基于PCI總線的高分辨率圖像采集卡設計.然后簡單介紹了本次設計用到的基本理論:數據采集理論,特別說明了采樣和量化的定義與區別,以及量化的幾種方式和量化與AD技術之間的關系. 圖像采集系統的基本構成,是以數字信號處理器為核心,控制外圍的A/D、D/A轉換器和外圍存儲器.本文對比了當下流行的DSP芯片和IFPGA芯片作為數字處理核心的優缺點,并根據系統實際需要,選用FPGA作為數字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統的整體設計方案. 圖像采集卡的硬件設計分為A/D前端模擬通道設計和FPGA數字信號傳輸及外圍電路設計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細闡述.對圖像采集卡的PCB布局布線也有詳細說明. 圖像采集卡FPGA內部程序構成也是本文的一個重點.本次的程序設計主要分為數據采集模塊,即與A/D接口模塊,數據暫存模塊,即SDRAM讀寫控制模塊,數據處理模塊和數據傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續讀寫控制和各個模塊間的協調工作.說明了.A/D采集數據從接收到存儲詳細過程,以及對SDRAM讀寫狀態機和PCI總線的操控. 最后介紹了硬件調試和FPGA程序驗證結果.詳細說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結果表明整個圖像采集系統基本達到了系統設計中所給出的性能指標,證明了整個系統設計的正確性和合理性.

標簽： FPGA 高分辨率圖像采集卡

上傳時間： 2013-04-24

上傳用戶：amandacool
自適應回波消除器研究及其FPGA實現

回波消除器廣泛應用于公用電話交換網(PSTN)、移動通信系統和視頻電話會議系統等多種語音通信領域。在PSTN系統中，由于線路阻抗不匹配，遠端語音信號通過混合線圈時產生一定泄漏，一部分信號又傳回遠端，產生線路回波，回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究，設計并實現了滿足實用要求的基于FPGA平臺的回波消除器。首先，對回波產生原理和目前幾種常用回波消除算法進行了分析，在研究自適應回波消除器的各個模塊，特別是深入分析各種自適應濾波算法和雙講檢測算法，綜合考慮各種算法的運算復雜度和性能的情況下，這里采用NLMS算法實現自適應回波消除器。針對傳統雙講檢測算法在近端語音幅度較低情況下容易產生誤判的情況，給出一種基于子帶濾波器組的改進雙講檢測算法。本文首先使用C語言實現回波消除器的各個模塊，其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產生模塊。經過仿真測試，相關模塊算法能夠有效提高回波消除器性能。在此基礎上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實現各功能模塊，并通過模塊級和系統級功能仿真以及時序仿真驗證，最終在現場可編程門陣列(Field Programmable Gate Arrav，FPGA)平臺上實現回波消除系統。本文詳細闡述了基于FPGA的設計流程與設計方法，并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態機的設計過程。根據ITU-T G.168標準提出的測試要求，本文塒基于FPGA設計實現的自適應回波消除系統進行大量主客觀測試。經過測試，各項性能指標均達到或超過G.168標準的要求，具有良好的回波消除效果。

標簽： FPGA 回波消除器

上傳時間： 2013-06-18

上傳用戶：qwe1234