廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測(cè) 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測(cè)試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測(cè)試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
隨著信息技術(shù)和電子技術(shù)的進(jìn)步和日益成熟，計(jì)算機(jī)數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡(jiǎn)化PCI數(shù)據(jù)采集卡結(jié)構(gòu)，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FPGA的PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)。 論文對(duì)PCI對(duì)目標(biāo)設(shè)備數(shù)據(jù)采集卡實(shí)現(xiàn)的原理和方法進(jìn)行了深入研究，設(shè)計(jì)了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路，通過在FPGA中嵌入了PCI目標(biāo)設(shè)備的IP核與用戶邏輯部分，構(gòu)成了SOPC系統(tǒng)。使用Verilog硬件描述語言設(shè)計(jì)并實(shí)現(xiàn)了FPGA內(nèi)部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊(duì)列等模塊電路。利用ModelSim對(duì)PCI系統(tǒng)進(jìn)行了仿真。完成了系統(tǒng)硬件電路PCB板的設(shè)計(jì)，最終制作了PCI數(shù)據(jù)采集卡。 論文針對(duì)PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)軟件需求，研究了WDM設(shè)備驅(qū)動(dòng)軟件、Windows環(huán)境的簡(jiǎn)易虛擬示波器以及簡(jiǎn)易虛擬邏輯儀實(shí)現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺(tái)，開發(fā)了WDM設(shè)備驅(qū)動(dòng)程序。實(shí)現(xiàn)了Windows環(huán)境的簡(jiǎn)易虛擬示波器，和簡(jiǎn)易虛擬邏輯儀。系統(tǒng)測(cè)試結(jié)果表明該系統(tǒng)設(shè)計(jì)正確，系統(tǒng)運(yùn)行穩(wěn)定，功能和指標(biāo)達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA PCI 數(shù)據(jù)采集卡
上傳時(shí)間： 2013-07-27
上傳用戶：yzy6007
采用NUMEGA Software 公司出品的VxD(virtual device driver)開發(fā)軟件包VtoolsD，開發(fā)出了DMA 方式下的PCL_818L 數(shù)據(jù)采集卡虛擬設(shè)備驅(qū)
上傳時(shí)間： 2013-04-24
上傳用戶：s363994250
USB接口的數(shù)據(jù)采集卡原理圖,USB接口的數(shù)據(jù)采集卡電路圖
標(biāo)簽： USB 接口 原理圖 數(shù)據(jù)采集卡
上傳時(shí)間： 2013-08-02
上傳用戶：zhaiyanzhong
根據(jù)機(jī)械電子工程類專業(yè)測(cè)控實(shí)驗(yàn)教學(xué)平臺(tái)數(shù)據(jù)采集的需要，在綜合考慮成本和性能基礎(chǔ)上，提出以為主處理芯片的數(shù)據(jù)采集卡設(shè)計(jì)方案。 該方案的主要特點(diǎn)是，使用基于ARM7TDMI內(nèi)核的，工作主頻最高可達(dá)44MHz；內(nèi)置高性能的ADC和DAC模塊，采樣速度最高可達(dá)1MSPS，采樣精度為12位；模擬信號(hào)輸入通道最多可達(dá)16路，模擬信號(hào)輸出通道最高可達(dá)4路；具有豐富的外設(shè)資源可以使用，GPIO口數(shù)目最高可達(dá)40個(gè)。 在設(shè)計(jì)中采用了模塊化思想，將系統(tǒng)分為四個(gè)功能模塊：主模塊的功能是控制ADC進(jìn)行信號(hào)采集和DAC進(jìn)行模擬信號(hào)輸出；模擬信號(hào)模塊的作用是對(duì)傳感器輸入信號(hào)和DAC輸出波形進(jìn)行簡(jiǎn)單的調(diào)理；數(shù)字信號(hào)模塊引出32路數(shù)字I/O口，可用于需要采集數(shù)字量的場(chǎng)合；JTAG模塊可進(jìn)行程序的調(diào)試和下載，對(duì)于數(shù)據(jù)采集卡的二次開發(fā)有很大的作用。 在本數(shù)據(jù)采集卡上，嘗試進(jìn)行了μC/OSⅡ操作系統(tǒng)的移植，成功實(shí)現(xiàn)了四個(gè)任務(wù)的管理。在實(shí)際應(yīng)用中，工作數(shù)小時(shí)仍可保持正常的運(yùn)行。 為檢驗(yàn)數(shù)據(jù)采集卡的串口通訊能力，利用LabVIEW程序讀取下位機(jī)串口發(fā)送的已采集到的數(shù)據(jù)，進(jìn)行波形圖繪制。 為檢驗(yàn)本數(shù)據(jù)采集卡的ADC和DAC精度，設(shè)計(jì)實(shí)驗(yàn)利用DAC輸出波形，并利用ADC將采集到的波形通過LabVIEW顯示，測(cè)量結(jié)果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內(nèi)，表明本數(shù)據(jù)采集卡已基本實(shí)現(xiàn)預(yù)期設(shè)計(jì)指標(biāo)。
標(biāo)簽： ARM 數(shù)據(jù)采集卡
上傳時(shí)間： 2013-04-24
上傳用戶：bruce
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計(jì)方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實(shí)現(xiàn)PCI接口芯片PLX9080的時(shí)序邏輯、對(duì)數(shù)據(jù)采集通道的前端控制以及對(duì)SDRAM的讀寫控制。 在本論文將重點(diǎn)放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計(jì)方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲(chǔ)片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動(dòng)增益控制電路AGC模塊的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：yhm_all
隨著信息技術(shù)和電子技術(shù)的進(jìn)步和日益成熟，計(jì)算機(jī)數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡(jiǎn)化PCI數(shù)據(jù)采集卡結(jié)構(gòu)，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FPGA的PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)。 論文對(duì)PCI對(duì)目標(biāo)設(shè)備數(shù)據(jù)采集卡實(shí)現(xiàn)的原理和方法進(jìn)行了深入研究，設(shè)計(jì)了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路，通過在FPGA中嵌入了PCI目標(biāo)設(shè)備的IP核與用戶邏輯部分，構(gòu)成了SOPC系統(tǒng)。使用Verilog硬件描述語言設(shè)計(jì)并實(shí)現(xiàn)了FPGA內(nèi)部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊(duì)列等模塊電路。利用ModelSim對(duì)PCI系統(tǒng)進(jìn)行了仿真。完成了系統(tǒng)硬件電路PCB板的設(shè)計(jì)，最終制作了PCI數(shù)據(jù)采集卡。 論文針對(duì)PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)軟件需求，研究了WDM設(shè)備驅(qū)動(dòng)軟件、Windows環(huán)境的簡(jiǎn)易虛擬示波器以及簡(jiǎn)易虛擬邏輯儀實(shí)現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺(tái)，開發(fā)了WDM設(shè)備驅(qū)動(dòng)程序。實(shí)現(xiàn)了Windows環(huán)境的簡(jiǎn)易虛擬示波器，和簡(jiǎn)易虛擬邏輯儀。系統(tǒng)測(cè)試結(jié)果表明該系統(tǒng)設(shè)計(jì)正確，系統(tǒng)運(yùn)行穩(wěn)定，功能和指標(biāo)達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA PCI 數(shù)據(jù)采集卡
上傳時(shí)間： 2013-07-22
上傳用戶：z754970244
隨著計(jì)算機(jī)科學(xué)和視頻技術(shù)的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,例如廣播電視的數(shù)字化、網(wǎng)絡(luò)視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計(jì)算機(jī)視頻應(yīng)用的前端設(shè)備,承擔(dān)著模擬視頻信號(hào)向數(shù)字視頻信號(hào)轉(zhuǎn)換的任務(wù),在多媒體時(shí)代占據(jù)著重要的位置.設(shè)計(jì)一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號(hào)采集電路具有重要的實(shí)用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設(shè)計(jì)的目標(biāo): 完成基于PCI總線的高分辨率圖像采集卡設(shè)計(jì).然后簡(jiǎn)單介紹了本次設(shè)計(jì)用到的基本理論:數(shù)據(jù)采集理論,特別說明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術(shù)之間的關(guān)系. 圖像采集系統(tǒng)的基本構(gòu)成,是以數(shù)字信號(hào)處理器為核心,控制外圍的A/D、D/A轉(zhuǎn)換器和外圍存儲(chǔ)器.本文對(duì)比了當(dāng)下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點(diǎn),并根據(jù)系統(tǒng)實(shí)際需要,選用FPGA作為數(shù)字信號(hào)處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設(shè)計(jì)方案. 圖像采集卡的硬件設(shè)計(jì)分為A/D前端模擬通道設(shè)計(jì)和FPGA數(shù)字信號(hào)傳輸及外圍電路設(shè)計(jì).本文重點(diǎn)介紹了A/D芯片外圍電路連接和使用方法,對(duì)PCI總線和它的控制電路也做了詳細(xì)闡述.對(duì)圖像采集卡的PCB布局布線也有詳細(xì)說明. 圖像采集卡FPGA內(nèi)部程序構(gòu)成也是本文的一個(gè)重點(diǎn).本次的程序設(shè)計(jì)主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點(diǎn)在于對(duì)的SDRAM的連續(xù)讀寫控制和各個(gè)模塊間的協(xié)調(diào)工作.說明了.A/D采集數(shù)據(jù)從接收到存儲(chǔ)詳細(xì)過程,以及對(duì)SDRAM讀寫狀態(tài)機(jī)和PCI總線的操控. 最后介紹了硬件調(diào)試和FPGA程序驗(yàn)證結(jié)果.詳細(xì)說明了以Modelsim為平臺(tái)的前端功能仿真和后端時(shí)序仿真,以及以SignalTapⅡ?yàn)槠脚_(tái),程序下載到FPGA中進(jìn)行的實(shí)時(shí)驗(yàn)證.結(jié)果表明整個(gè)圖像采集系統(tǒng)基本達(dá)到了系統(tǒng)設(shè)計(jì)中所給出的性能指標(biāo),證明了整個(gè)系統(tǒng)設(shè)計(jì)的正確性和合理性.
上傳時(shí)間： 2013-04-24
上傳用戶：amandacool
圖像采集和處理技術(shù)在機(jī)器視覺和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛，大部分情況下，采集卡只需將前端相機(jī)捕獲的圖像信息正確地傳回計(jì)算機(jī)即可。但是在要求較高的應(yīng)用場(chǎng)合需要采集卡能準(zhǔn)確控制外部光源和相機(jī)，完成圖像采集，預(yù)處理，數(shù)據(jù)傳輸。只有這樣，用戶才可以根據(jù)不同的興趣和需求對(duì)特定的某些圖像進(jìn)行采集、傳輸以及處理，以達(dá)到某種分析目的。 本文根據(jù)國(guó)家985二期項(xiàng)目“三維粒子圖像測(cè)速系統(tǒng)”的圖像采集與處理需要，設(shè)計(jì)開發(fā)了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實(shí)現(xiàn)的核心器件，不僅實(shí)現(xiàn)了傳統(tǒng)意義上的圖像采集，而且實(shí)現(xiàn)了CCD相機(jī)控制和激光器同步曝光功能，打破了以往單純靠增加硬件設(shè)備實(shí)現(xiàn)同步控制的方法，簡(jiǎn)化了系統(tǒng)硬件結(jié)構(gòu)并節(jié)約系統(tǒng)成本。此外，在系統(tǒng)中嵌入了圖像增強(qiáng)算法和采用PCI接口與計(jì)算機(jī)連接滿足了高速采集的要求。同時(shí)，采用市場(chǎng)上廣泛應(yīng)用的Camera Link作為采集卡的圖像輸入接口，提高了系統(tǒng)的通用性、傳輸速率和抗干擾能力，簡(jiǎn)化圖像獲取設(shè)備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機(jī)控制的采集卡將使機(jī)器視覺系統(tǒng)，圖像測(cè)速等諸多領(lǐng)域的圖像采集應(yīng)用變得更為便捷。 論文首先對(duì)圖像采集卡系統(tǒng)的組成、整體方案和可行性進(jìn)行了論證。然后給出了圖像采集卡的硬件設(shè)計(jì)。在此部分結(jié)合整體設(shè)計(jì)方案，討論芯片的選型問題。根據(jù)所選芯片的本身特點(diǎn)，分模塊地對(duì)圖像采集卡的硬件設(shè)計(jì)原理進(jìn)行了詳細(xì)的闡述。接下來是圖像采集卡的軟件設(shè)計(jì)部分。用VHDL和原理圖結(jié)合的方法對(duì)FPGA進(jìn)行編程，實(shí)現(xiàn)了圖像采集系統(tǒng)的各個(gè)功能模塊。根據(jù)圖像采集系統(tǒng)的要求用DriverWorks軟件設(shè)計(jì)了圖像采集卡的WDM底層驅(qū)動(dòng)程序和上層應(yīng)用程序。最后是用FPGA實(shí)現(xiàn)了帶修改參數(shù)的硬件嵌入式圖像處理算法——圖像增強(qiáng)。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對(duì)FPGA設(shè)計(jì)的模塊進(jìn)行了硬件調(diào)試，給出了調(diào)試的時(shí)序圖和調(diào)試結(jié)果，經(jīng)測(cè)試分析該采集卡滿足“三維粒子圖像測(cè)速系統(tǒng)”的要求，達(dá)到了預(yù)期目標(biāo)。
上傳時(shí)間： 2013-04-24
上傳用戶：cazjing
一種基于CPLD和PC I總線的視頻采集卡的設(shè)計(jì)方案
標(biāo)簽： CPLD 總線 卡的設(shè)計(jì) 視頻采集
上傳時(shí)間： 2013-08-24
上傳用戶：123啊
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
