亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

仿真以及代碼實現

  • 基于FPGA數控精插補芯片的設計.rar

    本文著重研究用現場可編程門陣列(FPGA)來開發設計精插補芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設計了逐點比較法,數字積分法和比較積分法三種經典插補算法,并對各種算法模塊進行了仿真驗證。又設計了三個算法選通信號,將三種算法模塊綜合成了一個整電路。 在完成了FPGA內部三種算法的實現后,設計以一個STC單片機為粗插補處理器的FPGA實驗開發系統,并制作了PCB板。實驗開發系統板中設計了單片機程序下載和的FPGA下載配置電路,并且配有FPGA專用配置芯片,能實現FPGA上電自動配置。可用該實驗系統板進行精插補芯片的設計與開發,以及對所完成設計的功能進行驗證。 為驗證所設計芯片的插補功能,編寫了單片機粗插補程序,將產生的粗插補坐標增量發給FPGA進行插補實驗,得到了理想的插補輸出脈沖。又編寫了單片機脈沖處理程序,讀回了FPGA的輸出脈沖,并由串口發送給PC機。最后通過編寫PC機的串口通信程序以及根據插補脈沖繪圖的程序,把FPGA的輸出脈沖繪制成了插補軌跡圖形。 最終繪圖結果顯示,在20M輸入時鐘頻率下,由插補脈沖生成的插補軌跡圖形正確,驗證了本文設計的三種插補算法功能的正確性。本設計插補芯片達到了高速插補功能要求。

    標簽: FPGA 數控 片的設計

    上傳時間: 2013-04-24

    上傳用戶:zgu489

  • LDPC編碼算法研究及其FPGA實現.rar

    LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼,最初由Gallager發現,故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性,其譯碼復雜度與碼長成線性關系,克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題,使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性,在長的編碼分組時,相距很遠的信息比特參與統一校驗,這使得連續的突發差錯對譯碼的影響不大,編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法,特別是準循環LDPC碼的構造以及RU算法、貪婪算法,并在此基礎上采用貪婪算法對RU算法進行了改進。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中,為節省資源、提高速度,在向量存儲時采用稀疏矩陣技術,在向量相加時采用通過奇校驗直接判定結果的方法,在向量乘法中,采用了前向迭代方法,避開了復雜的矩陣求逆運算。結果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時鐘頻率達到120MHz,數據吞吐率達到33Mb/s,功能上也滿足編碼器的要求。

    標簽: LDPC FPGA 編碼

    上傳時間: 2013-06-09

    上傳用戶:66wji

  • 基于FPGA的嵌入式TCPIP協議棧的實現.rar

    本文論述了嵌入式TCP/IP協議棧的實現,介紹了TCP/IP協議棧的原理,以及硬線實現TCP/IP協議棧的意義和應用。 第一章為緒論,介紹論文研究的目的、內容、意義和國內外研究發展的現狀。 第二章介紹FPGA設計的流程和Verilog HDL設計語言。著重介紹了FPGA的代碼輸入、編譯、綜合、仿真和下載等等步驟,并且介紹了FPGA設計中使用到的EDA軟件。介紹了Verilog HDL語言的起源,以及Verilog HDL語言的優缺點,并與VHDL語言進行了簡單的比較。 第三章介紹嵌入式系統要實現的經過剪裁的TCP/IP協議棧的內容。著重介紹了要實現的TCP/IP協議棧的子協議,包括TCP協議、UDP協議、IP協議、ARP協議、ICMP協議。在介紹這些協議的時候,介紹了這些協議的工作原理,以及這些協議要用到的報文的格式。 第四章介紹實現剪裁的TCP/IP協議棧的實現,具體介紹的經過剪裁的TCP/IP各個模塊的設計工作。這個部分著重介紹各個模塊的設計方法,實現各個模塊的過程。在設計完這些模塊后,對這些模塊的仿真進行了仿真。 第五章是全文的總結,概括了作者在這次畢業設計中的主要工作和課題的意義,同時指出了進一步工作的方向和需要解決的問題。

    標簽: TCPIP FPGA 嵌入式

    上傳時間: 2013-07-04

    上傳用戶:leesuper

  • 基于DSPFPGA的圖像處理電路板硬件設計.rar

    波前處理機是自適應光學系統中實時信號處理和運算的核心,隨著自適應光學系統得發展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數據進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況,接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型,并通過分析DSP芯片以及DSP系統的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統,發揮了DSP和FPGA兩者的優勢,能更好地提高圖像處理系統實時性能,同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件,接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計,并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上,在制作PCB電路板的過程中,針對高速電路設計中易出現的問題,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計,包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計,介紹了SDRAM的基本操作和工作時序,重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程,并給出了部分的調試結果。 該系統主要優點有:實時性、高速性。硬件設計的執行速度,在高速DSP和FPGA中實現信號處理算法程序,保證了系統實時性的實現;性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。

    標簽: DSPFPGA 圖像處理 電路板

    上傳時間: 2013-05-30

    上傳用戶:fxf126@126.com

  • 基于FPGA的10M100M以太網控制器的設計.rar

    隨著以太網技術的不斷發展,網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試;介紹了整個系統的內部結構、模塊劃分,并對各個模塊的設計過程進行了詳細闡述,接著介紹了開發環境和驗證工具,同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC,CSMA/CD,HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件,采用LXT971芯片作為物理層芯片,AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器,實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連,也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核,為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時,為與其它WS接口的控制器實現直接互連創造了條件,對高層次設計這一先進ASIC設計方法也有了較為深入的認識。

    標簽: 10M100M FPGA 以太網控制器

    上傳時間: 2013-07-17

    上傳用戶:bruce

  • 基于FPGAHDL的隨機讀寫I2C串行總線接口電路設計.rar

    I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線,以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現場可編程門陣列(FPGA)設計靈活、速度快,在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路,實現與外圍I2C接口器件E2PROM進行數據通信,實現讀、寫等功能,傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真,在Xilinx公司的ISE9.li開發平臺上進行了下載,搭建外圍電路,用Agilem邏輯分析儀進行數據采集,分析測試結果。 首先,介紹了微電子設計的發展概況以及設計流程,重點介紹了HDL/FPGA的設計流程。其次,對I2C串行總線進行了介紹,重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀/寫時序作了介紹。第三,基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路;接口電路由同步有限狀態機(FSM)來實現;測試模塊首先將數據寫入到AT24C02的指定地址,接著將寫入的數據讀出,并將兩個數據顯示在外圍LED數碼管和發光二極管上,從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent邏輯分析儀進行傳輸數據的采集,分析數據傳輸的時序,從而驗證電路設計的正確性。最后,論文對所取得的研究成果進行了總結,并展望了下一步的工作。

    標簽: FPGAHDL I2C 隨機

    上傳時間: 2013-06-27

    上傳用戶:liuchee

  • 基于FPGA芯片的功能仿真平臺構建及靜態時序分析.rar

    基于FPGA芯片的功能仿真平臺構建及靜態時序分析

    標簽: FPGA 芯片 功能仿真

    上傳時間: 2013-06-28

    上傳用戶:qilin

  • 基于FPGA的PWM發生器的研究與設計.rar

    PWM(脈沖寬度調制)是一種利用數字信號來控制模擬電路的控制技術,廣泛應用于電源、電機、伺服系統、通信系統、電子控制器、功率控制等電力電子設備。PWM技術在逆變電路中的應用最為廣泛,也是變頻技術的核心,同時在機床,液壓位置控制系統等機械裝置中也發揮著重要的作用。PWM技術已經成為控制領域的一個熱點,因此研究PWM發生器對于基礎理論的發展和技術的改進都有十分重要的意義。 論文研究的主要內容是用任意波形作為調制信號通過特定的方法來產生所需要的PWM波形,任意波形的合成和PWM波形的生成是兩個主要任務。任意波形的合成是課題設計的一個難點,也是影響系統性能的關鍵因素之一。論文中波形合成采用直接數字頻率合成(DDS)技術來實現。DDS技術以相位為地址,通過查找離散幅度數據進行波形合成,具有輸出波形相位變化連續、分辨率高、頻率轉換速率快的優點,而且通過設置控制字可靈活方便地改變輸出頻率,是目前波形合成的主流方法。 實現PWM發生器的設計方法有多種。在綜合比較了單片機、DSP、ARM等常用開發工具特點的基礎上,本文提出了一種以可編程邏輯器件(PLD)為主體,單片機輔助配合的設計方法。隨著計算機技術和微電了技術的迅速發展,可編程邏輯器件的集成度和容量越來越大,基于PLD的設計方法正逐步成為一種主流于段,是近些年來電子系統設計的一個熱點。整個系統分為模擬波形產生、單片機控制電路、FPGA內部功能模塊三大部分。FPGA部分的設計是以Altera公司的Quartus Ⅱ軟件為開發平臺,采用VHDL語言為主要輸入手段來完成內部各功能模塊的設計輸入、編譯、仿真等調試工作,目標載體選用性價比比較高的Altera公司的CycloneⅡ系列的器件;單片機控制電路主要負責控制字的設置和顯示,波形數據的接受與發送;用MATLAB軟件完成仟意波形的繪制和模擬任務。 論文共分五章,詳細介紹了課題的背景、PWM發生器的發展和應用以及選題的目的和意義等,論述了系統設計方案的可行性,對外圍電路和FPAG內部功能模塊的設計方法進行了具體說明,并對仿真結果、系統的性能、存在的問題和改進方法等進行了分析和闡述。整個設計滿足PWM發生器的任務和功能要求,設計方法可行。

    標簽: FPGA PWM 發生器

    上傳時間: 2013-04-24

    上傳用戶:ommshaggar

  • WCDMA下行鏈路同步的研究和FPGA實現.rar

    同步技術在許多通訊系統中都是至關重要的,而WCDMA作為第三代移動通信的標準之一,對其同步算法進行研究是非常必要的。FPGA在許多硬件實現中充當了很重要的角色,所以研究如何在FPGA上實現同步算法是非常具有實際意義的。 本文討論了三步小區搜索的算法,仿真了其性能,并且對如何進行算法的FPGA移植展開了深入的討論。 本文對三步小區搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論,并以節省資源和運行穩定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法,在FPGA上提出了采用指針型雙口RAM的實現方式;在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決,在FPGA上提出了用綜合型邏輯方式來實現;在導頻同步中采用了移位寄存器式擾碼生成算法,并引入了計分制判決算法。 與以往的WCDMA同步的FPGA實現相比,本文提出的實現方案巧妙地利用了FPGA的并行運算結構,在XILINX的V4芯片上只用了500個slice就完成了整個小區搜索,最大限度地節省了資源,為小區搜索在FPGA中的模塊小型化提供了途徑。

    標簽: WCDMA FPGA 下行鏈路

    上傳時間: 2013-08-05

    上傳用戶:leileiq

  • 基于FPGA的PCI總線圖像采集卡的設計與實現.rar

    圖像采集系統是數字圖像信號處理過程中不可缺少的重要部分,它將前端相機所捕獲的模擬信號轉化為數字信號,或者直接從數字相機中獲取數字信號,然后通過高速的計算機總線傳回計算機,憑借計算機的強大的運算、數據存儲與處理等操作能力,可以方便快捷地對信號進行分析處理,具有人機友好、功能靈活、可移植性強等優點。隨著對數據傳送速度要求的提高,PCI總線以其高的數據傳輸率,即插即用,低功耗等眾多優點,得到廣泛的應用。本文針對PCI總線接口電路使用的廣泛性,介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制,采用可編程邏輯器件FPGA實現與PCI9054的本地接口的信號轉換,給出了邏輯實現方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設計進行了詳細分析,并對每個模塊都給出了精確的仿真結果。同時,文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。在文章的軟件設計部分介紹了WinDriver驅動開發工具,利用WinDriver工具,在WindowsXP系統下實現設備的驅動程序開發,完成主模式數據傳輸和設備中斷的功能。

    標簽: FPGA PCI 總線

    上傳時間: 2013-06-09

    上傳用戶:

主站蜘蛛池模板: 阿尔山市| 老河口市| 大邑县| 治县。| 四川省| 纳雍县| 延庆县| 永靖县| 台中县| 磴口县| 长武县| 齐齐哈尔市| 泸水县| 静宁县| 兴宁市| 咸阳市| 宣武区| 武威市| 洪洞县| 阿尔山市| 水富县| 思茅市| 叙永县| 乌审旗| 永顺县| 株洲市| 台东市| 东山县| 白山市| 鹤山市| 长泰县| 襄樊市| 武乡县| 沙坪坝区| 荣昌县| 北票市| 阿巴嘎旗| 鹰潭市| 米泉市| 定远县| 霍林郭勒市|