国产欧美日韩一区二区三区,国产日韩综合一区二区性色av,色噜噜狠狠一区二区三区

仿真工具

PID仿真工具軟件-支持

支持多種仿真方式，仿真詳細，可以批量仿真等

標簽： pid 增量式現(xiàn)行預(yù)測非線性預(yù)測分段預(yù)測

上傳時間： 2022-07-23

上傳用戶：aben
感應(yīng)電動機軟起動過程中的振蕩問題研究.rar

本文對感應(yīng)電動機軟起動過程中存在的電流、電磁轉(zhuǎn)矩以及轉(zhuǎn)速振蕩問題進行了系統(tǒng)的理論分析和實驗研究.論文首先根據(jù)感應(yīng)電動機的數(shù)學(xué)模型,利用MATLAB仿真工具建立了感應(yīng)電動機軟起動的通用仿真模型,其次分析了晶閘管觸發(fā)角度、機組的轉(zhuǎn)動慣量、負載轉(zhuǎn)矩以及轉(zhuǎn)子電阻這四個因素對振蕩的影響,進而探討了感應(yīng)電動機軟起動過程中出現(xiàn)電流、電磁轉(zhuǎn)矩以及轉(zhuǎn)速振蕩的原因.結(jié)果表明:在感應(yīng)電動機軟起動過程中,當轉(zhuǎn)子轉(zhuǎn)速達到同步轉(zhuǎn)速并在其附近變化時,電動機的續(xù)流角會大幅度變化,當續(xù)流角圍繞晶閘管的觸發(fā)角變化時,三相交流調(diào)壓電路的輸出電壓會產(chǎn)生振蕩,在電動機定、轉(zhuǎn)子磁場的相互作用下會使振蕩加劇,因而就會造成電動機電流、電磁轉(zhuǎn)矩以及轉(zhuǎn)速的振蕩.特別需要指出的是電動機在軟起動過程中出現(xiàn)的轉(zhuǎn)速振蕩是在同步轉(zhuǎn)速附近振蕩而并非象有些文章所說的在低速下振蕩.根據(jù)上述原因,本文提出了采用關(guān)斷角控制的新型控制策略,這種控制策略是使電動機在起動過程中的電流關(guān)斷角由某一初始值逐漸減小到零,利用該方法可以使感應(yīng)電動機起動過程中的續(xù)流角始終小于晶閘管的觸發(fā)角,這樣續(xù)流角的變化就不會引起電動機端電壓的振蕩,因而就從根本上消除了感應(yīng)電動機軟起動過程中的振蕩現(xiàn)象.文中首先通過仿真驗證了該控制策略的正確性,在此基礎(chǔ)上研制了基于關(guān)斷角控制的感應(yīng)電動機軟起動裝置的硬件電路和軟件程序,并進行了樣機試驗,實驗結(jié)果驗證了理論分析的正確性.另外,文中還探討了軟起動對于感應(yīng)電動機起動過程中轉(zhuǎn)軸扭矩振蕩的影響.大型感應(yīng)電動機驅(qū)動大轉(zhuǎn)動慣量負載直接起動時,其轉(zhuǎn)子軸上會出現(xiàn)過大的扭矩振蕩,這是由于定子繞組中電源頻率的電流與轉(zhuǎn)子中直流電流相互作用產(chǎn)生的具有轉(zhuǎn)差頻率的電磁轉(zhuǎn)矩分量造成的.采用軟起動會使電動機起動時轉(zhuǎn)子中產(chǎn)生的直流電流分量大為減小,進而可以減小電磁轉(zhuǎn)矩的轉(zhuǎn)差頻率分量,故可以有效地抑制感應(yīng)電動機起動過程中作用在轉(zhuǎn)軸上過大的扭矩振蕩.

標簽： 感應(yīng)電動機軟起動過程

上傳時間： 2013-07-13

上傳用戶：天誠24
modelsim教程（中文）.rar

fpga仿真工具modelsim的中文詳細教程，希望對FPGA學(xué)習(xí)有用

標簽： modelsim 教程

上傳時間： 2013-05-31

上傳用戶：不挑食的老鼠
超級電容能量回收系統(tǒng)在地鐵中的應(yīng)用研究.rar

隨著我國現(xiàn)代化的大力發(fā)展，對能源的需求越來越多，但是能源危機卻已成為全球性的問題，在眾多能源當中，電能是人類生活中最重要的能源，如何節(jié)約電能，提高電能利用率是我們必須人力解決的問題。本文就超級電容儲能系統(tǒng)在地鐵中的應(yīng)用進行了研究，提出了相應(yīng)的控制策略并對其進行了建模論證。文中首先對現(xiàn)有的幾種儲能裝置進行了簡單的介紹，分析了儲能系統(tǒng)的發(fā)展現(xiàn)狀和趨勢，后來還介紹了地鐵供電和地鐵車輛的一些情況，對應(yīng)用對象進行了一定的研究；然后對超級電容的特點和一些應(yīng)用特性進行了分析，結(jié)合地鐵的實際工況，提出了能量回收系統(tǒng)的控制策略。最后，利用Matlab仿真工具對能量回收系統(tǒng)進行了建模和仿真，驗證了系統(tǒng)控制策略的正確性。在文章的末尾，還通過一些調(diào)查數(shù)據(jù)對超級電容能量回收系統(tǒng)實際應(yīng)用中可能碰到的問題進行了討論。隨著超級電容的快速普及和發(fā)展，超級電容器儲能及應(yīng)用技術(shù)的研究將是一個很有潛力的發(fā)展方向，具有很高的市場潛力和應(yīng)用價值。

標簽： 超級電容能量回收

上傳時間： 2013-07-26

上傳用戶：330402686
高頻逆變電源并聯(lián)控制策略的研究.rar

由于傳統(tǒng)供電系統(tǒng)的固有缺陷，當單臺電源供電時，一旦發(fā)生故障可能導(dǎo)致整個系統(tǒng)癱瘓，造成不可估計的損失。逆變電源并聯(lián)技術(shù)是提高逆變電源運行可靠性和擴大供電容量的重要手段。并聯(lián)技術(shù)可以提高逆變電源的通用性和靈活性，使系統(tǒng)設(shè)計、安裝、組合更加方便，使可靠性進一步提高。本文主要研究逆變電源輸出的數(shù)字控制技術(shù)，以及逆變電源的并聯(lián)控制策略，以改善逆變電源的輸出性能，提高逆變電源的可靠性，并為分布式發(fā)電系統(tǒng)提供最基本的單元模塊。本系統(tǒng)采用高頻逆變技術(shù)，主電路前級采用BOOST升壓，后級采用半橋逆變電路，以TI公司的TMS320F2806DSP為主控核心實現(xiàn)了系統(tǒng)的控制功能。本文主要研究內(nèi)容如下： 1.首先介紹了當前的適合逆變電源的控制策略，分析了這些控制策略的優(yōu)缺點，介紹了當前的適用于逆變電源并聯(lián)運行的控制策略，并簡單介紹了它們的原理； 2.介紹了逆變電源無線并聯(lián)的關(guān)鍵技術(shù)，依據(jù)下垂并聯(lián)控制的數(shù)學(xué)模型，對并聯(lián)系統(tǒng)的功率下垂特性、功率解耦控制思想等方面進行了詳細的分析； 3.通過對當前逆變電源控制策略的分析、研究，對所選的逆變電源主電路進行數(shù)學(xué)建模，設(shè)計了逆變電源三閉環(huán)調(diào)節(jié)控制器，并通過Matlab仿真工具進行仿真，驗證了該控制策略的可行性； 4.建立了單相逆變電源無線并聯(lián)控制系統(tǒng)的MATLAB仿真模型，并通過仿真實驗對其進行了驗證分析，結(jié)果表明：該基于下垂法控制的無線并聯(lián)方案可以使系統(tǒng)實現(xiàn)對輸出有功功率、無功功率和諧波功率的良好控制； 5.采用DSP為主控芯片，設(shè)計并制作了單相無線并聯(lián)型逆變電源樣機，給出并聯(lián)型逆變單元輸出濾波電感參數(shù)選擇的工程設(shè)計方法和原則，并對上述的三閉環(huán)控制策略進行了實驗測試，實驗結(jié)果良好。

標簽： 高頻逆變電源并聯(lián)控制策略

上傳時間： 2013-04-24

上傳用戶：1079836864
基于高頻信號注入法的永磁同步電機無傳感器控制.rar

永磁同步電機(PMSM)因其無需勵磁電流、運行效率和功率密度高,在交流調(diào)速系統(tǒng)中被廣泛的應(yīng)用,但PMSM高性能的矢量控制需要精確的轉(zhuǎn)子位置和速度信號來實現(xiàn)磁場定向。在傳統(tǒng)控制中,一般采用機械式傳感器來檢測轉(zhuǎn)子位置和轉(zhuǎn)速,但是機械式傳感器存在諸如成本高、可靠性低、不易維護等問題,使得無速度/位置傳感器控制技術(shù)成為永磁同步電機控制中的熱點問題。雖然目前已有較多的研究成果,但是所采用的方法大多是基于電機基波方程的分析,一般不適用于低速甚至零速,并且對電機參數(shù)較為敏感,魯棒性差。本文正是為了解決這個問題,而采用高頻信號注入法實現(xiàn)轉(zhuǎn)子位置估算,這種方法適合于低速甚至零速,對電機參數(shù)的變化不敏感,魯棒性強。主要做了如下的工作：首先詳細介紹了永磁同步電機三種基本結(jié)構(gòu),在建立了旋轉(zhuǎn)坐標系下永磁同步電機數(shù)學(xué)模型的基礎(chǔ)上敘述了其矢量控制原理,分析了各種現(xiàn)有的永磁同步電機無速度/位置傳感器控制策略；其次在永磁同步電機矢量控制的基礎(chǔ)上詳細討論了旋轉(zhuǎn)高頻電壓信號注入法與脈振高頻電壓信號注入法提取轉(zhuǎn)子位置的基本原理,并在此基礎(chǔ)上利用MATLAB/SIMULINK仿真工具建立了整個永磁同步電機無速度/位置傳感器矢量控制系統(tǒng)的模型,進行了仿真研究,仿真結(jié)果驗證了控制算法的正確性。最后利用TI公司推出的數(shù)字信號處理器DSP芯片TMS320F2812,實現(xiàn)了基于脈振高頻信號注入法的永磁同步電機無速度/位置傳感器的實驗運行,實驗結(jié)果驗證了這種方法適合于低速運行,對電機參數(shù)的變化不敏感,魯棒性強。

標簽： 高頻信號永磁同步電機無傳感器

上傳時間： 2013-06-06

上傳用戶：Neal917
基于FPGA的通用異步收發(fā)器的設(shè)計.rar

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。本課題所設(shè)計的LIART支持標準的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達到資源利用的最大化。在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標。

標簽： FPGA 異步收發(fā)器

上傳時間： 2013-08-02

上傳用戶：rocketrevenge
基于FPGA的GPS接收機基帶處理器的研究與設(shè)計.rar

互聯(lián)網(wǎng)、移動通信、星基導(dǎo)航是21世紀信息社會的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導(dǎo)航系統(tǒng)的發(fā)展狀況。目前，我國已經(jīng)成為GPS的使用大國，衛(wèi)星導(dǎo)航產(chǎn)業(yè)鏈也已基本形成。然而，我們對GPS核心技術(shù)(即如何捕獲衛(wèi)星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產(chǎn)品的核心部分多數(shù)還是靠進口。因此，對GPS核心技術(shù)的研究是非常緊迫的。本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結(jié)構(gòu)與特性。從這些方面出發(fā)研究接收機基帶處理器的捕獲與跟蹤設(shè)計方案。設(shè)計過程中，先詳細分析了滑動相關(guān)的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關(guān)的捕獲方案。接著分析了跟蹤環(huán)路的特點，跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中，而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好，所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器，對數(shù)據(jù)的調(diào)制和載波相位都不敏感，鑒相器不會產(chǎn)生不確定量。由于輸入信號存在180°相位翻轉(zhuǎn)，而COSTAS鎖相環(huán)允許數(shù)據(jù)調(diào)制，對I支路和Q支路信號的180°相位翻轉(zhuǎn)不敏感，所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實現(xiàn)。上述算法在matlab環(huán)境下得到了驗證。基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺上利用VHDL硬件描述語言實現(xiàn)。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設(shè)計滿足系統(tǒng)功能和性能的要求，可以直接用于實時GPS接收機系統(tǒng)的設(shè)計中，為自主設(shè)計GPS接收機奠定了基礎(chǔ)。最后，由于在弱電磁環(huán)境下，捕獲失鎖后32PPS信號會丟失。所以設(shè)計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現(xiàn)了這個算法。

標簽： FPGA GPS 接收機

上傳時間： 2013-04-24

上傳用戶：zuozuo1215
基于FPGA的數(shù)字中頻收發(fā)信機的設(shè)計與實現(xiàn).rar

軟件無線電（Software　Defined Radio）是無線通信系統(tǒng)收發(fā)信機的發(fā)展方向，它使得通信系統(tǒng)的設(shè)計者可以將主要精力集中到收發(fā)機的數(shù)字處理上，而不必過多關(guān)注電路實現(xiàn)。在進行數(shù)字處理時，常用的方案包括現(xiàn)場可編程門陣列（FPGA）、數(shù)字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下，本課題結(jié)合軟件無線電技術(shù)，研究并實現(xiàn)基于FPGA的數(shù)字收發(fā)信機。 @@ 本論文主要研究了發(fā)射機和接收機的結(jié)構(gòu)和相關(guān)的硬件實現(xiàn)問題。首先，從理論上對發(fā)射機和接收機結(jié)構(gòu)進行研究，找到收發(fā)信機設(shè)計中關(guān)鍵問題。其次，在理論上有深刻認識的基礎(chǔ)上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎(chǔ)上，設(shè)計了一種新的同步方法和相應(yīng)的接收機結(jié)構(gòu)，并以硬件電路將其實現(xiàn)。最后，針對所設(shè)計的硬件系統(tǒng)，本文還進行了充分的硬件系統(tǒng)測試。硬件測試的各項數(shù)據(jù)結(jié)果表明系統(tǒng)設(shè)計方案是可行的，基本實現(xiàn)了數(shù)字中頻收發(fā)機系統(tǒng)的設(shè)計要求。 @@ 本文中發(fā)射機系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺，接收機系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8．0環(huán)境下，通過編寫Verilog HDL代碼和調(diào)用Altera IP core加以實現(xiàn)。在將設(shè)計方案落實到硬件電路實現(xiàn)之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結(jié)果無誤后，可下載至硬件平臺進行調(diào)試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結(jié)合示波器和頻譜儀，得到硬件測試結(jié)果。 @@關(guān)鍵詞：SDR；數(shù)字收發(fā)機；FPGA；載波同步；符號同步

標簽： FPGA 數(shù)字中頻收發(fā)信機

上傳時間： 2013-04-24

上傳用戶：diaorunze
FPGA內(nèi)全數(shù)字延時鎖相環(huán)的設(shè)計.rar

現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計和模擬設(shè)計。雖然用模擬的方法實現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設(shè)計難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實現(xiàn)。本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對全數(shù)字延時鎖相環(huán)(DLL)電路進行分析研究和設(shè)計，在此基礎(chǔ)上設(shè)計出具有自主知識產(chǎn)權(quán)的模塊電路。本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設(shè)計、晶體管級電路設(shè)計和仿真以及最后對設(shè)計好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計出了符合指標要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅實的基礎(chǔ)。本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應(yīng)用參數(shù)。在設(shè)計中，用Verilog-XL對部分電路進行數(shù)字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。本設(shè)計采用TSMC0.18μmCMOS工藝庫建模，設(shè)計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產(chǎn)品的相應(yīng)指標。最后完成了輸出電路設(shè)計，可以實現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。

標簽： FPGA 全數(shù)字延時

上傳時間： 2013-06-10

上傳用戶：yd19890720